Full-custom-metodik

1. 01

   Egnethed og partitionering

   Afgør blok for blok, hvad der får design på transistorniveau, hvad der bruger projektspecifikke celler, og hvad der forbliver syntetiseret, ud fra, hvor energi og areal faktisk går hen.

   Dokumentation, en kunde bør forvente

   • En partitionstabel med hver bloks andel af areal og effekt og begrundelsen for dens designstil
   • En syntetiseret baseline for hver blok, der foreslås som skræddersyet
2. 02

   Arkitektur og definition af datavej

   Fastlæg pipelinedybde, bit-slice-struktur, clockskema og mål for forsyningsspænding, før nogen celle tegnes.

   Dokumentation, en kunde bør forvente

   • En kørbar referencemodel og testvektorer
   • Et budget for forsinkelse, energi og areal for hver bit slice, med forudsætningerne angivet
   • Listen over sign-off-hjørner
3. 03

   Kredsløbs- og celledesign

   Design latches, flip-flops og addere på transistorniveau, og vælg antal finner og tærskeltyper.

   Dokumentation, en kunde bør forvente

   • Kredsløbsdiagrammer
   • SPICE før layout på tværs af hjørner, med setup, hold, retention og støjmargen
   • Monte Carlo-statistik
   • En sammenligning med den tilsvarende celle i foundrybiblioteket
4. 04

   Layout efter foundryens regler

   Tegn celler og bit slices efter foundryens gitter og mønstringsregler, med pinadgang planlagt til routeren.

   Dokumentation, en kunde bør forvente

   • Fejlfrie DRC-, LVS- og ERC-logs med værktøjs- og regelfilversioner
   • Resultater for farvelægning og tæthed
   • Hver undtagelse opført med begrundelse
5. 05

   Ekstraktion og simulering efter layout

   Træk modstand og kapacitans ud af det faktiske layout, og simulér igen, så resultaterne afspejler layoutet og ikke kredsløbsdiagrammet.

   Dokumentation, en kunde bør forvente

   • En tabel, der sammenligner forsinkelse og energi før og efter layout
   • De parasitiske hjørner, der blev brugt
   • En oversigt over de layoutændringer, der blev foretaget som følge heraf
6. 06

   Bibliotekskarakterisering og modeller

   Lav de timing-, effekt-, fysiske og funktionelle views, som et digitalt flow har brug for.

   Dokumentation, en kunde bør forvente

   • Liberty-filer med de strømkilde- og variationsdata, flowet kræver
   • Et LEF-abstrakt og en adfærdsmodel
   • En QA-rapport, der sammenligner modellerne med SPICE, med stikprøvestørrelse og fejlfordeling
7. 07

   Integration med clock og strømforsyning

   Placer de skræddersyede blokke i chippen, og design clock og strømforsyning omkring dem.

   Dokumentation, en kunde bør forvente

   • Budgetter og resultater for skew og jitter
   • Rapporter om statisk og dynamisk IR-drop
   • EM-rapporter ved angivet aktivitet og temperatur
   • Hierarkisk timing med de leverede modeller
8. 08

   Verifikation og sign-off

   Vis, at kredsløbsdiagrammet implementerer RTL'en, og kør derefter fuldt sign-off efter foundryens krav, med margener for variation og ældning.

   Dokumentation, en kunde bør forvente

   • En ækvivalensrapport mellem RTL og kredsløbsdiagram med omfang og undtagelser
   • Timing ved sign-off-hjørnerne, med variation
   • En margenrapport for ældning og selvopvarmning
   • En underskrevet tjekliste for tape-out
9. 09

   Siliciumkorrelation

   Mål faktiske chips, sammenlign dem med modellerne, og før forskellene tilbage til bibliotekerne og margenerne.

   Dokumentation, en kunde bør forvente

   • Data fra monitorer på chippen
   • Shmoo-plots og Vmin-fordelinger på tværs af wafere og proceshjørner
   • En tabel, der sammenligner målt med modelleret, med stikprøvestørrelse

Tegningerne viser, hvilken slags dokumentation hver fase giver. Dokumentation, der stammer fra foundryen, deles under NDA, hvor foundryens aftale kræver det.