Full custom-metodik

1. 01

   Lämplighet och partitionering

   Avgör block för block vad som får design på transistornivå, vad som använder projektspecifika celler och vad som förblir syntetiserat, utifrån var energi och yta faktiskt går åt.

   Belägg som en kund bör förvänta sig

   • En partitionstabell med varje blocks andel av yta och effekt, och skälet till dess designstil
   • En syntetiserad baslinje för varje block som föreslås för specialkonstruktion
2. 02

   Arkitektur och definition av datavägen

   Fastställ pipelinedjup, bit-slice-struktur, klockschema och mål för matningsspänning innan någon cell ritas.

   Belägg som en kund bör förvänta sig

   • En körbar referensmodell och testvektorer
   • En budget för fördröjning, energi och yta för varje bit slice, med angivna antaganden
   • Listan över sign-off-hörn
3. 03

   Krets- och celldesign

   Konstruera låskretsar, vippor och adderare på transistornivå, och välj antal fenor och tröskeltyper.

   Belägg som en kund bör förvänta sig

   • Kretsscheman
   • SPICE före layout över hörnen, med setup, hold, retention och brusmarginal
   • Monte Carlo-statistik
   • En jämförelse med motsvarande cell i foundrybiblioteket
4. 04

   Layout enligt foundryns regler

   Rita celler och bit slices enligt foundryns rutnät och mönstringsregler, med pinnåtkomst planerad för routern.

   Belägg som en kund bör förvänta sig

   • Felfria DRC-, LVS- och ERC-loggar, med verktygs- och regelfilsversioner
   • Resultat för färgning och densitet
   • Varje undantag listat, med skäl
5. 05

   Extraktion och simulering efter layout

   Extrahera resistans och kapacitans ur den verkliga layouten och simulera igen, så att resultaten speglar layouten och inte kretsschemat.

   Belägg som en kund bör förvänta sig

   • En tabell som jämför fördröjning och energi före och efter layout
   • De parasitiska hörn som användes
   • En förteckning över de layoutändringar som gjordes till följd av detta
6. 06

   Bibliotekskarakterisering och modeller

   Ta fram de timing-, effekt-, fysiska och funktionella vyer som ett digitalt flöde behöver.

   Belägg som en kund bör förvänta sig

   • Liberty-filer med de strömkälle- och variationsdata som flödet kräver
   • Ett LEF-abstrakt och en beteendemodell
   • En QA-rapport som jämför modellerna med SPICE, med urvalsstorlek och felfördelning
7. 07

   Integration med klocka och kraftmatning

   Placera de specialkonstruerade blocken i chipet och konstruera klocka och kraftmatning runt dem.

   Belägg som en kund bör förvänta sig

   • Budgetar och resultat för skew och jitter
   • Rapporter över statiskt och dynamiskt IR-fall
   • EM-rapporter vid angiven aktivitet och temperatur
   • Hierarkisk timing med de levererade modellerna
8. 08

   Verifiering och sign-off

   Visa att kretsschemat implementerar RTL:en och kör sedan fullständig sign-off enligt foundryns krav, med marginaler för variation och åldring.

   Belägg som en kund bör förvänta sig

   • En ekvivalensrapport mellan RTL och kretsschema, med omfattning och undantag
   • Timing vid sign-off-hörnen, med variation
   • En marginalrapport för åldring och självuppvärmning
   • En signerad checklista för tape-out
9. 09

   Kiselkorrelation

   Mät verkligt kisel, jämför med modellerna och för tillbaka skillnaderna till biblioteken och marginalerna.

   Belägg som en kund bör förvänta sig

   • Data från monitorer på chipet
   • Shmoo-diagram och Vmin-fördelningar över wafers och processhörn
   • En tabell som jämför uppmätt med modellerat, med urvalsstorlek

Teckningarna visar vilken sorts belägg varje steg ger. Belägg som härrör från foundryn delas under NDA där foundryns avtal kräver det.