Teknoloji
Tam özel tasarım metodolojisi
Dokuz aşama; her biri bir sonraki başlamadan önce mandallanır ve müşterinin okuyabileceği kanıtlarla birlikte gelir.
Karşılığını verdiği yerBirkaç hücre tipinin defalarca tekrarlandığı ve tüm çipi etkileyecek kadar enerji veya alan payı taşıdığı yerlerde.
Ne zaman kullanılır
Blok blok verilen bir karar.
Tam özel tasarım kritik veri yolu bloklarına uygulanır. Çipin geri kalanı standart araç akışını kullanır. Hangi bloğa hangi yöntemin uygulanacağı, enerjisinin ve alanının gerçekte nereye gittiğine bağlıdır.
Transistör düzeyinde tasarım
Bu çip için tasarlanan, layout'u ve bağlantıları transistör düzeyinde yapılan, karakterize edilmiş bir blok hâline getirilen hücreler. Çipin enerjisini veya alanını belirleyen kritik veri yolu blokları için.
Projeye özel hücreler
Dökümhane kütüphanesi ve proje için yapılmış birkaç hücre, sentezlenmiş mantığın arasına karıştırılır. Birkaç daha iyi hücreden kazanç sağlayan bloklar için.
Sentez
Otomatik sentez, yerleştirme ve yönlendirme ile standart hücre kütüphanesi. Kontrol mantığı, arayüzler ve çipin geri kalanı için; ayrıca her özel bloğun karşılaştırıldığı referans olarak.
Şematik, layout, parazitik çıkarım ve sign-off araçları, transistör düzeyinde tasarımın her adımında çalışır.
Tasarımdan çipe giden yolTransistör düzeyinde tasarım, beş koşulun tümü sağlandığında en çok karşılığını verir.
- Az sayıda hücre tipi çok fazla kez tekrarlanır.
- Bu hücreler, çip düzeyindeki ölçütü etkileyecek kadar enerji veya alan payı taşır.
- İşlev, layout'un yeniden yapılmayacağı kadar kararlıdır.
- Karşılaştırma için aynı süreçte sentezlenmiş bir referans vardır.
- Proje, karakterizasyonu ve silikon korelasyonunu karşılayabilir.
Diğer durumlarda projeye özel hücreler veya sentez genellikle daha verimli bir seçimdir.
Yöntem
Dokuz aşama; her biri bir sonrakinden önce mandallanır.
Bir boru hattı, her aşamanın sonucunu bir sonraki aşama kullanmadan önce bir yazmaçta saklar. Bu yöntem kanıtlara da aynı şekilde yaklaşır. Bir aşama, kanıtları var olduğunda ve müşteri bunları okuyabildiğinde kapanır.
Uygunluk ve bölümleme
Enerjinin ve alanın gerçekte nereye gittiğine bakılarak, blok blok neyin transistör düzeyinde tasarlanacağına, neyin projeye özel hücreler kullanacağına ve neyin sentezlenmiş kalacağına karar verilir.
Müşterinin beklemesi gereken kanıtlar
- Her bloğun alan ve güç payını ve tasarım tarzının gerekçesini içeren bir bölümleme tablosu
- Özel blok olarak önerilen her blok için sentezlenmiş bir referans
Mimari ve veri yolu tanımı
Daha hiçbir hücre çizilmeden boru hattı derinliği, bit dilimi yapısı, saat düzeni ve besleme hedefi sabitlenir.
Müşterinin beklemesi gereken kanıtlar
- Çalıştırılabilir bir referans model ve test vektörleri
- Her bit dilimi için, varsayımları belirtilmiş gecikme, enerji ve alan bütçesi
- Sign-off köşelerinin listesi
Devre ve hücre tasarımı
Fin sayıları ve eşik tipleri seçilerek mandallar, flip-flop'lar ve toplayıcılar transistör düzeyinde tasarlanır.
Müşterinin beklemesi gereken kanıtlar
- Şematikler
- Köşeler genelinde setup, hold, veri tutma ve gürültü payını kapsayan layout öncesi SPICE
- Monte Carlo istatistikleri
- Eşdeğer dökümhane kütüphanesi hücresiyle karşılaştırma
Dökümhane kurallarına göre layout
Hücreler ve bit dilimleri, dökümhanenin ızgara ve desenleme kurallarına göre çizilir; yönlendirici için pin erişimi planlanır.
Müşterinin beklemesi gereken kanıtlar
- Araç ve kural seti sürümleriyle temiz DRC, LVS ve ERC kayıtları
- Renklendirme ve yoğunluk sonuçları
- Gerekçesiyle birlikte listelenmiş her muafiyet
Parazitik çıkarım ve layout sonrası simülasyon
Direnç ve kapasitans gerçek layout'tan çıkarılır ve simülasyon yeniden yapılır; böylece sonuçlar şematiği değil layout'u yansıtır.
Müşterinin beklemesi gereken kanıtlar
- Gecikme ve enerji için layout öncesi ve sonrası karşılaştırma tablosu
- Kullanılan parazitik köşeler
- Buna karşılık yapılan layout değişikliklerinin kaydı
Kütüphane karakterizasyonu ve modeller
Dijital akışın ihtiyaç duyduğu zamanlama, güç, fiziksel ve işlevsel görünümler üretilir.
Müşterinin beklemesi gereken kanıtlar
- Akışın gerektirdiği akım kaynağı ve varyasyon verilerini içeren Liberty dosyaları
- Bir LEF özeti ve bir davranışsal model
- Modelleri SPICE ile karşılaştıran, örneklem büyüklüğünü ve hata dağılımını içeren bir kalite raporu
Saat ve güç ile entegrasyon
Özel bloklar çipe yerleştirilir; saat ve güç dağıtımı bunların çevresinde tasarlanır.
Müşterinin beklemesi gereken kanıtlar
- Skew ve jitter bütçeleri ve sonuçları
- Statik ve dinamik IR düşümü raporları
- Belirtilen aktivite ve sıcaklıkta EM raporları
- Teslim edilen modellerle hiyerarşik zamanlama
Doğrulama ve sign-off
Şematiğin RTL'yi gerçekleştirdiği gösterilir, ardından varyasyon ve yaşlanma paylarıyla tam dökümhane sign-off'u yapılır.
Müşterinin beklemesi gereken kanıtlar
- RTL ile şematik arasında, kapsamı ve istisnaları belirtilmiş bir eşdeğerlik raporu
- Sign-off köşelerinde, varyasyonla birlikte zamanlama
- Yaşlanma ve kendi kendine ısınma payı raporu
- İmzalanmış bir tape-out kontrol listesi
Silikon korelasyonu
Gerçek silikon ölçülür, modellerle karşılaştırılır ve farklar kütüphanelere ve paylara geri beslenir.
Müşterinin beklemesi gereken kanıtlar
- Çip üstü izleyici verileri
- Yonga plakaları ve süreç köşeleri genelinde shmoo grafikleri ve Vmin dağılımları
- Örneklem büyüklüğüyle birlikte ölçülen ve modellenen değerler tablosu
Çizimler, her aşamadaki kanıtın türünü gösterir. Dökümhaneden türetilen kanıtlar, dökümhane sözleşmesinin gerektirdiği yerlerde NDA kapsamında paylaşılır.
Tam özel tasarım hizmetleri
Yaptıklarımız
TSMC 16 nm FinFET'te iki tape-out.
Çok projeli yonga plakasından tam maske setine, tam özel tasarım yöntemi gerçek silikonda uygulandı.
88çekirdek
Çok projeli yonga plakası (shuttle)
Kasım 2018
200çekirdek
Tam maske seti
Haziran 2019
Shuttle numunelerinde çalışma gerilimi
Shuttle numunelerinin ölçüldüğü gerilim
0,36 V
Sürecin nominal çekirdek geriliminin belirgin şekilde altında.
Hesaplama çekirdeği tam özel tasarımdı; her çipin geri kalanı standart araç akışını kullandı.
Çalışmanın kapsamı
Özel hücreler
Hesaplama çekirdeğinde özel çok bitli flip-flop'lar ve toplayıcılar kullanıldı.
Düşük gerilim kütüphaneleri
Dökümhane hücre kütüphaneleri düşük gerilim için yeniden karakterize edildi.
Elle yerleştirme
Hesaplama çekirdeği elle yerleştirildi.
Bitiştirme
Çekirdek alt blokları sınır hücreleri olmadan bitiştirildi; tape-out'ta yerleştirme kullanım oranı %95'ti.
Sign-off
Zamanlama ve IR düşümünün sign-off'u birden fazla köşede yapıldı.
Devreye alma
Devreye alma ekibimiz tarafından, paketleme ve analiz alanındaki dış iş ortaklarıyla birlikte yapıldı.
Silikondan geri bildirim
Tam maske çiplerindeki ölçümler sonraki tasarıma aktarıldı; ultra düşük gerilimde dinamik mantık için hücre seçimi ve hold payı iyileştirildi.
7 nm ve 6 nm
TSMC'de doğrudan hesabı bulunan bir şirket olarak 7 nm FinFET tasarımı için yetkiliyiz ve önde gelen bir yapay zekâ müşterisi için 6 nm'de yapay zekâ odaklı tam özel çip tasarımı gerçekleştirdik.
Süreç düğümleriFikri mülkiyet
Patentler ve tescilli layout tasarımları
CN111308329B
Çin buluş patenti
Çok çekirdekli çiplerin testi ve sınıflandırılması.
CN111294045B
Çin buluş patenti
Yük pompalı faz kilitlemeli döngülerde faz gürültüsünün azaltılması.
BS.185572790BS.195600134
Tescilli layout tasarımları
Şirket adına tescil edilmiş entegre devre layout'ları.
Fayda sağlayabilecek bir blok mu var?
Spesifikasyonunu ve enerjisiyle alanının nereye gittiğini gönderin, size yanıt verelim.