- Tam özel yapay zekâ çipleriYapay zekâ çıkarım, eğitim, büyük model, uç ve görüntü işleme çipleri için tam özel tasarım
- Özel yapay zekâ çipleriMimariden tape-out'a, uygulamaya özgü yapay zekâ hızlandırıcıları
- Uç yapay zekâ sistemleriYapay zekâ çipleri etrafında kurulan hesaplama modülleri ve sistemler
- Tam özel tasarımKritik veri yolu blokları için transistör düzeyinde tasarım
- Kütüphane karakterizasyonuUltra düşük gerilim dâhil, standart hücre kütüphanesi karakterizasyonu ve yeniden karakterizasyon
- Elle hazırlanmış netlist'lerÖzel hücreler ve elle yerleştirmeyle birlikte tasarlanan özel kapı düzeyinde netlist'ler
- Özel saat ağaçlarıBoru hatları ve düzenli diziler için tasarlanan saat dağıtımı
- Elle yerleştirme ve yönlendirmeElle yerleştirme, özel saat ağaçları ve bitiştirme
- Standart hücre kütüphaneleriGüç, performans ve alan için ayarlanmış hücreler
- ASIC tasarımıMimari, RTL, doğrulama, DFT ve fiziksel tasarım
- Üretim ve tedarik zinciriTek bir planla yonga plakaları, test, paketleme ve lojistik
- İş birliği modelleriSpec-in, Netlist-in, GDS-in ya da üretim devri
- Tam özel tasarım metodolojisiTransistör düzeyinde tasarımın ne zaman yapmaya değer olduğu ve yöntemin dokuz aşaması
- Süreç düğümleriTasarım yaptığımız FinFET düğümleri
- Tasarım metodolojisiBir tasarımın spesifikasyondan çipe ilerleyişi
- SözlükÇip tasarımı terimlerinin sade tanımları