- Full-Custom-KI-ChipsFull-Custom-Design für KI-Chips für Inferenz, Training, große Modelle, Edge und Vision
- KI-Chips nach MaßAnwendungsspezifische KI-Beschleuniger, von der Architektur bis zum Tape-out
- Edge-KI-SystemeRechenmodule und Systeme auf Basis von KI-Chips
- Full-Custom-DesignDesign auf Transistorebene für kritische Datenpfadblöcke
- BibliothekscharakterisierungCharakterisierung und Neucharakterisierung von Standardzellbibliotheken, auch für extrem niedrige Spannung
- Handgefertigte NetzlistenCustom-Netzlisten auf Gate-Ebene, entworfen mit Custom-Zellen und Handplatzierung
- Custom-TaktbäumeTaktverteilung, entworfen für Pipelines und regelmäßige Arrays
- Manuelles Place-and-RouteHandplatzierung, Custom-Taktbäume und Abutment
- StandardzellenZellen, optimiert auf Leistungsaufnahme, Performance und Fläche
- ASIC-DesignArchitektur, RTL, Verifikation, DFT und Physical Design
- Fertigung und LieferketteWafer, Test, Packaging und Logistik in einem gemeinsamen Plan
- KooperationsmodelleSpec-in, Netlist-in, GDS-in oder Produktionstransfer
- Full-Custom-MethodikWann sich Design auf Transistorebene lohnt, und die neun Stufen der Methode
- ProzessknotenDie FinFET-Knoten, für die wir entwickelt haben
- DesignmethodikWie aus einer Spezifikation ein Chip wird
- GlossarBegriffe des Chipdesigns, verständlich erklärt