- Chips de IA full-customDiseño full-custom para chips de inferencia, entrenamiento, grandes modelos, borde y visión de IA
- Silicio de IA a medidaAceleradores de IA de aplicación específica, de la arquitectura al tape-out
- Sistemas de IA en el bordeMódulos y sistemas de cómputo basados en silicio de IA
- Diseño full-customDiseño a nivel de transistor para bloques críticos de ruta de datos
- Caracterización de bibliotecasCaracterización y recaracterización de bibliotecas de celdas estándar, incluida la tensión ultrabaja
- Netlists manualesNetlists a nivel de puerta a medida, diseñadas con celdas a medida y colocación manual
- Árboles de reloj a medidaDistribución de reloj diseñada para pipelines y matrices regulares
- Colocación y enrutado manualesColocación manual, árboles de reloj a medida y adosado
- Bibliotecas de celdas estándarCeldas optimizadas en potencia, rendimiento y área
- Diseño ASICArquitectura, RTL, verificación, DFT y diseño físico
- Producción y cadena de suministroObleas, pruebas, encapsulado y logística en un solo plan
- Modelos de colaboraciónSpec-in, Netlist-in, GDS-in o transferencia de producción
- Metodología full-customCuándo compensa el diseño a nivel de transistor y las nueve etapas del método
- Nodos de procesoLos nodos FinFET en los que hemos diseñado
- Metodología de diseñoCómo pasa un diseño de la especificación al silicio
- GlosarioDefiniciones sencillas de los términos de diseño de chips