Servicios de diseño
Diseño ASIC, de la arquitectura al layout aprobado.
Un solo equipo para arquitectura, RTL, verificación, DFT y diseño físico, como flujo completo o etapa por etapa.
- Experiencia en procesos
- Cuenta directa de TSMC; tape-outs FinFET de 16 nm, incluido uno con juego completo de máscaras; un kit de diseño de 12 nm; autorización de diseño de 7 nm; diseño full-custom de chips de IA en 6 nm
- Modelos de colaboración
- Spec-in, Netlist-in, GDS-in, transferencia de producción
- Entregables
- GDSII aprobado y programas de prueba
Alcance del trabajo
Todas las etapas del front-end y del back-end.
Arquitectura y especificación
Modelos de rendimiento, presupuesto de potencia y particionado, definidos antes de empezar el RTL.
Diseño RTL
RTL sintetizable, con IP propia y de terceros integrada y documentada.
Verificación
Bancos de pruebas UVM, comprobaciones formales y cierre de cobertura frente a la especificación.
Diseño para testabilidad
Scan, BIST de memoria y ATPG, para que cada dado pueda probarse en producción.
Diseño físico
Floorplan, colocación y enrutado, y sign-off de temporización, de potencia y físico.
Tape-out
Preparación de los datos de máscara y entrega a la fundición.
Cómo se desarrolla un proyecto
Seis puntos de control, cada uno aprobado antes de que empiece el siguiente.
Revisión de la especificación
Requisitos, objetivos y criterios de aceptación acordados.
Congelación del RTL
Funcionalidad completa y verificada según el plan.
Sign-off de la netlist
Síntesis, inserción de DFT y equivalencia cerradas.
Sign-off del layout
Comprobaciones de temporización, de potencia y físicas, sin errores.
Tape-out
Datos de máscara entregados a la fundición.
Primer silicio
Puesta en marcha y caracterización en componentes reales.
Preguntas que nos hacen los ingenieros
¿Pueden hacerse cargo de un diseño que ya está en curso?
Sí. Las colaboraciones Netlist-in y GDS-in parten de lo que usted nos entrega, tras una revisión de los datos y de sus informes de sign-off.
¿Con qué fundiciones y nodos trabajan?
Tenemos cuenta directa en TSMC y elegimos la fundición y el proceso que mejor se adaptan a su producto. Nuestro trabajo de diseño abarca nodos FinFET de 16 nm, 12 nm, 7 nm y 6 nm.
¿Cómo se protege nuestra propiedad intelectual?
Cada proyecto se rige por un acuerdo de confidencialidad mutuo, con acceso limitado al equipo de proyecto designado.
¿Tiene lista una especificación?
Envíenosla con su calendario y sus volúmenes. Un ingeniero se pondrá en contacto con usted.