设计服务

ASIC 设计,从架构到签核版图。

由同一个团队负责架构、RTL、验证、DFT 与物理设计,可承接完整流程,也可承接单一环节。

工艺经验
台积电直接客户(Direct Account);16 nm FinFET 流片,包括 Full Mask;12 nm 设计套件;7 nm 设计授权;6 nm AI 全定制芯片设计
合作方式
规格导入、网表导入、GDS 导入、生产转移
交付物
签核后的 GDSII 与测试程序

服务范围

覆盖前端与后端的每一个阶段。

  1. 架构与规格

    在 RTL 开始之前,敲定性能模型、功耗预算与模块划分。

  2. RTL 设计

    可综合的 RTL,集成第三方与自有 IP 并完整记录。

  3. 验证

    UVM 验证平台、形式验证,并按规格收敛覆盖率。

  4. 可测性设计

    扫描链、存储器 BIST 与 ATPG,让每颗芯片都能在生产测试中筛选。

  5. 物理设计

    布局规划、布局布线,以及时序、功耗与物理签核。

  6. 流片

    掩膜数据准备并交付晶圆厂。

项目如何推进

六道关口,每道签核后才进入下一阶段。

  1. 规格评审

    需求、目标与验收标准达成一致。

  2. RTL 冻结

    功能完整,并按计划完成验证。

  3. 网表签核

    综合、DFT 插入与等价性检查完成。

  4. 版图签核

    时序、功耗与物理检查全部通过。

  5. 流片

    掩膜数据交付晶圆厂。

  6. 首批芯片

    在实际芯片上完成调试与特性分析。

工程师常问的问题

能否接手正在进行中的设计?

可以。网表导入与 GDS 导入从您的交接开始,我们会先审阅数据及其签核报告。

你们使用哪些晶圆厂和工艺节点?

我们是台积电直接客户(Direct Account),并会选择最适合您产品的晶圆厂与工艺。我们的设计工作涵盖 16 nm、12 nm、7 nm、6 nm FinFET 节点。

如何保护我们的知识产权?

每个项目都在双向保密协议下进行,访问权限仅限指定的项目团队。

规格已经就绪?

连同时间表与预计用量一并发给我们,工程师会与您联系。