- 工艺
- 台积电直接客户（Direct Account）；7 nm FinFET 设计授权；6 nm AI 全定制芯片设计
- 全定制技术
- 定制单元、K 库与 Re-K、手工网表、手工 PR、定制时钟树
- 运算模块
- MAC 阵列、乘法器、加法器树、流水线寄存器
- 合作方式
- 技术评估、优化方案、设计顾问、全定制设计
AI 芯片类型
全定制技术可以用在哪些 AI 芯片上。
下列芯片的运算核心都有大量重复的规则结构，是全定制最能发挥作用的地方。
- 每次推理的能耗
- 存储带宽
- MAC 阵列的面积效率
- 浮点张量核心的能效
- 高带宽内存与片间互连
- 机柜级功耗
- 每 Token 的能耗与成本
- KV 缓存与存储带宽
- 首 Token 延迟
- 严格的功耗预算
- LPDDR 带宽
- 物料成本
- MAC 阵列的能效
- 持续运行时的散热
- 与软件栈的配合
- 每路视频的功耗
- 密闭外壳下的散热
- 成本
- 张量核心的能效
- 高带宽内存
- 开发周期
- 持续性能与散热
- 电池续航
- LPDDR 带宽
- 功能安全
- 散热
- 传感器接口
- 常开功耗
- 镜腿散热
- 物料成本
- 待机功耗
- 成本
- 模型大小
- 加法器树与位单元
- 大模型容量
- 软件支持
全定制技术如何用于 AI 芯片
方法学中的每一项技术，都能用在 AI 芯片上。
AI 芯片的运算核心由寄存器、组合逻辑和寄存器反复组成，翻转率高，结构规整，正适合全定制。
定制
单元 按需定制 MAC 阵列和流水线中的寄存器、锁存器、全加器和压缩器。寄存器越多，定制时序单元的收益越明显。
多比特与动态
时序 单元 多比特寄存器让多位共用一个时钟引脚，降低时钟功耗；再根据架构选择静态或动态、触发器或锁存器。
K 库与 Re-K
定制单元完成特征化，单元库延伸到实际工作电压，模型可与晶圆厂单元一起签核。
手工
网表 把 RTL 中的乘法器、加法器树和流水线级映射到定制单元，命名规整，便于脚本和布局。
手工 PR
MAC 阵列按位片规整布局，缩短线长，压缩面积。阵列规模越大，收益越明显。
定制
时钟树 针对规则阵列设计时钟分布，控制偏斜和时钟功耗。
低电压
设计 动态功耗与电压的平方成正比。全定制让运算核心工作在更低的电压，提升每瓦算力。
混合
阈值电压 单元 手工布局下，同一单元内可以混用阈值电压，深度优化关键路径和功耗。
供电与 IR 压降
高密度算力的电源网络与布局一起设计，完成静态和动态 IR 压降分析。
技术方案
NPU 全定制技术方案。
来自我们为头部 AI 客户的 AI 处理器开展的 NPU 全定制技术工作，已隐去客户信息。
两种定制
深度 轻度定制以定制单元库配合逻辑综合和自动布局布线。深度定制以定制单元搭建模块，收益更大，并可以相对独立地签核。
MAC 阵列定制
针对 INT8 等定点乘法器、加法器树和流水线寄存器做模块级定制。MAC 阵列规模越大，定制的意义越大。
对照
组评估 以标准单元和自动布局布线为对照组，逐项评估定制单元、手工网表、手工时钟树和手工 PR 在面积、功耗和速度上的变化。
时序
单元 选择 根据架构和时钟方案选择动态触发器、动态锁存器或静态单元；锁存器方案可以采用三相非交叠时钟。
模块级
签核 定制模块单独签核，顶层静态时序分析调用模块模型，与数字后端流程配合。
运算
核心 测试 运算核心可以内置功能测试，通过功能向量验证计算结果。
前端
配合 明确 RTL 的模块层级和数据流，并为功耗仿真提供准确的单元数据。
低电压
目标 按目标电压完成 K 库或 Re-K，并用电路仿真校准定制单元的时序与功耗模型。
交付
文件 全定制设计流程文档、定制单元报告、门级网表报告和布局布线报告。
合作方式
四个阶段，逐步推进。
技术
评估 您提交技术问题，我们给出详细解答，并评估全定制的可行性。
优化
方案 分析您的设计，提出优化方向、技术方案和预期的 PPA 改进。
设计
顾问 提供流程指导、设计审查和实施支持，协助您的团队落地方案。
全定制
设计 从优化设计到流片的全流程设计服务，交付完整设计资料。
AI 芯片热门技术
- MAC 阵列
- 由大量乘加单元组成的运算阵列，是 NPU 和推理芯片的核心。
- HBM（高带宽内存）
- 与处理器封装在一起的堆叠式 DRAM。当前产品使用 HBM3E 和 HBM4，下一代是 HBM4E。
- CoWoS 与 2.5D 封装
- 在中介层上集成处理器和 HBM 的先进封装，是高端 AI 芯片的关键产能。
- 3D 堆叠与混合键合
- 把晶粒垂直堆叠并以混合键合相连，缩短互连距离。
- Chiplet（芯粒）与 UCIe
- 把大芯片拆分为多个晶粒。UCIe 是芯粒互连的开放标准。
- CPO（光电共封装）
- 把光引擎封装到交换或计算芯片旁边，降低长距离互连的功耗。
- 存算一体
- 在存储阵列内部或旁边计算，减少数据搬运。
- 低精度量化
- 用 INT8、INT4、FP8、FP4 等较低位宽表示权重和激活值，减小乘法器和存储的开销。
- Transformer 加速
- 针对注意力机制和矩阵运算优化的数据通路。
- KV 缓存与每 Token 成本
- 大模型推理的 KV 缓存随上下文长度增长，每 Token 成本已成为推理芯片的关键指标之一。
- 大容量 SRAM
- 把模型权重或上下文放在片上，降低存取能耗和延迟。
- 片上网络（NoC）
- 连接运算单元和存储的片上互连。
- RISC-V AI
- 基于开放指令集的 AI 处理器和加速器。
- 低电压与近阈值设计
- 运算核心工作在接近晶体管阈值的电压，以提高能效。低电压设计依赖精确的 K 库。
- 背面供电
- 把供电网络移到晶圆背面，降低 IR 压降。
- GAA 与 2 nm
- 全环绕栅极晶体管，在 2 nm 一代取代 FinFET。
应用
AI 芯片应用
关于 AI 芯片的问题
推理芯片和训练芯片有什么区别？
训练芯片用数据训练模型权重，更看重浮点算力、存储带宽和集群互连。推理芯片运行训练好的模型，更看重每次请求的成本、功耗和延迟。
大模型推理芯片和 AI 推理芯片有什么区别？
大模型推理芯片是 AI 推理芯片的一类，专门为 Transformer 大模型逐个生成 Token，更看重每 Token 的成本和 KV 缓存所需的存储带宽。
端侧 AI 芯片是什么？
端侧 AI 芯片在手机、PC、眼镜、摄像头等设备内运行模型，不依赖云端。它的关键是功耗预算、LPDDR 带宽和物料成本。
什么是 NPU 芯片？
NPU 是专门完成神经网络运算的处理器，核心是 MAC 阵列和本地存储。它可以是独立芯片，也可以是 SoC 中的模块。
存算一体芯片是什么？
存算一体芯片在存储阵列内部或旁边完成计算，减少数据在存储和运算单元之间的搬运，分为数字和模拟两类。
全定制可以用在 AI 芯片的哪些部分？
最适合 MAC 阵列、乘法器、加法器树和流水线寄存器这类结构规整、翻转率高的模块。控制逻辑和接口继续采用标准工具流程。
K 库和手工 PR 对 AI 芯片有什么帮助？
K 库让定制单元和低电压单元库有准确的模型，手工 PR 让 MAC 阵列排布更规整、线长更短。两者配合，让运算核心在更低的电压下工作。
你们支持哪些工艺？
我们是台积电直接客户（Direct Account），设计工作涵盖 16 nm、12 nm、7 nm、6 nm FinFET。
相关页面
有 AI 芯片项目？
告诉我们模型、算力目标、功耗预算和目标工艺，我们会尽快回复。