AI 칩

AI 칩을 위한 풀 커스텀 설계.

AI 칩은 매우 많이 반복되는 소수의 회로에 에너지와 면적을 쏟으며, 바로 그곳에서 풀 커스텀 설계의 효과가 가장 큽니다. TSMC 직접 거래 고객으로서, AI 추론, 학습, 대규모 모델, 엣지, 비전 칩을 위한 맞춤형 셀, 라이브러리 특성화, 수작업 넷리스트, 맞춤형 클록 트리, 수동 배치·배선을 제공합니다.

공정
TSMC 직접 거래 고객, 7 nm FinFET 설계 승인, 6 nm AI 풀 커스텀 칩 설계
풀 커스텀 기술
맞춤형 셀, 라이브러리 특성화와 재특성화, 수작업 넷리스트, 수동 배치·배선, 맞춤형 클록 트리
연산 블록
MAC 어레이, 곱셈기, 애더 트리, 파이프라인 레지스터
협업 방식
기술 평가, 최적화 방안, 설계 컨설팅, 풀 커스텀 설계

AI 칩 유형

풀 커스텀 기술을 적용할 수 있는 AI 칩.

이들 칩의 연산 코어에는 크고 규칙적인 반복 구조가 있으며, 바로 그곳에서 풀 커스텀 설계의 효과가 가장 큽니다.

  • AI 추론 칩

    학습된 모델을 실행해 클라우드나 기기에서 요청에 응답합니다. 구매자가 가장 중시하는 것은 요청당 비용, 전력, 지연 시간입니다.

    수동 배치·배선 보기
    • 추론당 에너지
    • 메모리 대역폭
    • MAC 어레이의 면적 효율
  • AI 학습 칩

    데이터로 모델 가중치를 학습하며, 보통 대규모 클러스터에서 동작합니다. 인터커넥트와 메모리가 연산만큼 중요합니다.

    풀 커스텀 설계 보기
    • 효율적인 부동소수점 텐서 코어
    • 고대역폭 메모리와 칩 간 링크
    • 랙 수준의 전력
  • 대규모 언어 모델 추론 칩

    트랜스포머 모델의 토큰을 하나씩 생성합니다. 작업은 연산 중심의 프리필과 메모리에 좌우되는 디코드로 나뉩니다.

    수작업 넷리스트 보기
    • 토큰당 에너지와 비용
    • KV 캐시 메모리 대역폭
    • 첫 토큰까지 걸리는 시간
  • 엣지·온디바이스 AI 칩

    기기나 게이트웨이 안에서 모델을 실행하며, 로컬 대규모 모델을 실행하는 경우도 늘고 있습니다.

    라이브러리 특성화 보기
    • 엄격한 전력 예산
    • LPDDR 대역폭
    • 부품 원가(BOM)
  • NPU 칩

    신경망 처리 장치는 신경망 연산을 위해 만든 블록 또는 칩입니다. 이제 스마트폰과 PC 프로세서의 표준 구성 요소입니다.

    수동 배치·배선 보기
    • MAC 어레이의 에너지 효율
    • 지속 동작 시의 발열 한계
    • 소프트웨어 스택과의 적합성
  • 비전 AI 칩

    카메라와 비전 기기를 위해 이미지 처리, 비디오 코딩, NPU를 결합합니다. 최신 제품은 CNN과 함께 트랜스포머도 실행합니다.

    라이브러리 특성화 보기
    • 비디오 스트림당 전력
    • 밀폐형 하우징 내 발열
    • 비용
  • 맞춤형 클라우드 AI ASIC(XPU)

    클라우드 사업자가 자사 워크로드에 맞춰 사양을 정하는 AI 가속기입니다.

    풀 커스텀 설계 보기
    • 효율적인 텐서 코어
    • 고대역폭 메모리
    • 개발 일정
  • AI PC·AI 스마트폰 칩

    NPU, GPU, CPU가 모델 작업을 나눠 맡으며, 이들 칩은 매우 많은 수량으로 소비자에게 전달됩니다.

    라이브러리 특성화 보기
    • 지속 성능과 발열
    • 배터리 수명
    • LPDDR 대역폭
  • 자동차·로봇 칩

    실시간성과 안전이 요구되는 인지와 계획을 처리합니다. 휴머노이드 로봇과 드론은 더 빠듯한 전력으로 동작합니다.

    풀 커스텀 설계 보기
    • 기능 안전
    • 발열
    • 센서 인터페이스
  • AI 안경·웨어러블 칩

    소형 배터리를 위한 초저전력 칩으로, 상시 동작 코프로세서와 함께 쓰이는 경우가 많습니다.

    라이브러리 특성화 보기
    • 상시 동작 전력
    • 프레임 내 발열
    • 부품 원가(BOM)
  • 음성 AI 칩

    호출어, 음성 명령, 잡음 감소를 위한 상시 동작 프로세서입니다.

    라이브러리 특성화 보기
    • 대기 전력
    • 비용
    • 모델 크기
  • 인메모리 컴퓨팅 칩

    메모리 어레이 내부나 옆에서 연산해 데이터 이동을 줄이며, 디지털 방식과 아날로그 방식이 있습니다.

    맞춤형 셀 보기
    • 애더 트리와 비트 셀
    • 대규모 모델을 위한 용량
    • 소프트웨어 지원

AI 칩에 풀 커스텀 기술을 적용하는 방식

당사 방법론의 모든 기술은 AI 칩에서 쓰임새가 있습니다.

AI 칩의 연산 코어는 레지스터, 조합 논리, 레지스터를 반복합니다. 스위칭이 잦고 구조가 규칙적이어서 풀 커스텀 설계에 적합합니다.

  1. 맞춤형 셀

    MAC 어레이와 파이프라인을 위해 설계한 레지스터, 래치, 전가산기, 컴프레서 셀입니다. 레지스터가 많을수록 맞춤형 순차 셀의 이득이 커집니다.

  2. 멀티비트·동적 순차 셀

    멀티비트 레지스터는 클록 핀 하나를 여러 비트가 공유해 클록 전력을 낮추며, 정적 셀과 동적 셀, 플립플롭과 래치 중 무엇을 쓸지는 아키텍처에 따라 결정합니다.

  3. 라이브러리 특성화와 재특성화

    맞춤형 셀을 특성화하고 라이브러리를 실제 동작 전압까지 확장하며, 그 모델은 파운드리 셀과 함께 사인오프합니다.

  4. 수작업 넷리스트

    RTL의 곱셈기, 애더 트리, 파이프라인 단을 맞춤형 셀에 매핑하고, 스크립트와 배치에 맞게 이름을 규칙적으로 붙입니다.

  5. 수동 배치·배선

    MAC 어레이를 규칙적인 비트 슬라이스로 배치해 배선을 줄이고 면적을 절감합니다. 어레이가 클수록 이득도 커집니다.

  6. 맞춤형 클록 트리

    규칙적인 어레이에 맞춰 설계한 클록 분배로 스큐와 클록 전력을 제어합니다.

  7. 저전압 설계

    동적 전력은 전압의 제곱에 비례합니다. 풀 커스텀 설계는 연산 코어를 더 낮은 전압에서 동작시켜 와트당 연산량을 높입니다.

  8. 혼합 문턱 전압 셀

    수동 배치와 함께 쓰면 한 셀 안에 여러 문턱 전압 유형을 섞어 크리티컬 패스와 전력을 깊이 최적화할 수 있습니다.

  9. 전력 공급과 IR 드롭

    고밀도 연산을 위한 전력 네트워크를 배치와 함께 설계하고, 정적·동적 IR 드롭을 분석합니다.

기술 방안

NPU를 위한 풀 커스텀 기술 방안.

선도적인 AI 고객사의 AI 프로세서를 위해 수행한 풀 커스텀 NPU 작업에서 고객 관련 세부 사항을 제외하고 정리했습니다.

  1. 두 가지 맞춤화 수준

    경량 맞춤화는 맞춤형 셀 라이브러리에 합성과 자동 배치·배선을 함께 사용합니다. 심층 맞춤화는 맞춤형 셀로 블록을 구성해 이득이 더 크고 사인오프의 독립성도 높습니다.

  2. MAC 어레이 맞춤화

    INT8 같은 고정소수점 곱셈기, 애더 트리, 파이프라인 레지스터를 블록 수준에서 맞춤 설계합니다. MAC 어레이가 클수록 맞춤화의 효과도 커집니다.

  3. 기준선 대비 평가

    표준 셀과 자동 배치·배선을 기준선으로 삼아, 맞춤형 셀, 수작업 넷리스트, 수동 클록 트리, 수동 배치·배선 각각의 면적, 전력, 속도를 평가합니다.

  4. 순차 셀 선택

    아키텍처와 클록 방식에 따라 동적 플립플롭, 동적 래치, 정적 셀 중에서 선택합니다. 래치 설계에는 삼상 비중첩 클록을 사용할 수 있습니다.

  5. 블록 수준 사인오프

    맞춤형 블록은 자체적으로 사인오프하고, 최상위 정적 타이밍 분석은 블록 모델을 읽어 디지털 백엔드 플로와 보조를 맞춥니다.

  6. 연산 코어 테스트

    연산 코어에는 내장 기능 테스트를 넣을 수 있으며, 기능 벡터로 그 결과를 확인합니다.

  7. 프런트엔드와의 협업

    명확한 RTL 계층과 데이터 흐름, 그리고 전력 시뮬레이션을 위한 정확한 셀 데이터.

  8. 저전압 목표

    목표 전압에서 라이브러리 특성화 또는 재특성화를 수행하고, 회로 시뮬레이션으로 맞춤형 셀의 타이밍과 전력 모델을 보정합니다.

  9. 산출물

    풀 커스텀 플로 문서와 맞춤형 셀, 게이트 수준 넷리스트, 배치·배선에 관한 보고서.

협업 방식

네 단계를 한 걸음씩.

  1. 기술 평가

    기술 질문을 보내 주시면 자세히 답변하고 풀 커스텀 설계의 타당성을 평가합니다.

  2. 최적화 방안

    고객의 설계를 분석하고 방향, 기술 방안, 예상 PPA 개선을 제안합니다.

  3. 설계 컨설팅

    고객 팀을 위한 플로 안내, 설계 리뷰, 구현 지원.

  4. 풀 커스텀 설계

    최적화 설계부터 테이프아웃까지의 전체 설계 서비스로, 완전한 설계 데이터를 납품합니다.

AI 칩에서 주목받는 기술

MAC 어레이
수많은 곱셈-누산 유닛으로 이루어진 연산 어레이로, NPU와 추론 칩의 핵심입니다.
HBM(고대역폭 메모리)
프로세서와 함께 패키징하는 적층 DRAM입니다. 현재 제품은 HBM3E와 HBM4를 사용하며, 다음은 HBM4E입니다.
CoWoS와 2.5D 패키징
프로세서와 HBM을 인터포저 위에서 연결하는 첨단 패키징입니다. 그 생산 능력이 고성능 AI 칩의 공급을 좌우합니다.
3D 적층과 하이브리드 본딩
다이를 수직으로 쌓아 하이브리드 본딩으로 연결해 인터커넥트를 줄입니다.
칩렛과 UCIe
큰 칩을 여러 다이로 나눈 것입니다. UCIe는 이들을 연결하는 개방형 표준입니다.
코패키지드 옵틱스(CPO)
광 엔진을 스위치나 연산 칩 옆에 함께 패키징해 장거리 링크의 전력을 낮춥니다.
인메모리 컴퓨팅
메모리 어레이 내부나 옆에서 연산해 데이터 이동을 줄입니다.
저정밀도 양자화
가중치와 활성화 값을 INT8, INT4, FP8, FP4처럼 더 적은 비트로 표현해 곱셈기와 메모리 비용을 줄입니다.
트랜스포머 가속
어텐션과 행렬 연산에 최적화한 데이터패스입니다.
KV 캐시와 토큰당 비용
대규모 모델 추론의 KV 캐시는 컨텍스트 길이에 따라 커지며, 토큰당 비용은 추론 칩의 핵심 지표가 되었습니다.
대용량 SRAM
모델 가중치나 컨텍스트를 칩 안에 두어 액세스 에너지와 지연 시간을 낮춥니다.
네트워크 온 칩(NoC)
연산 유닛과 메모리를 잇는 온칩 인터커넥트입니다.
AI용 RISC-V
개방형 명령어 집합을 기반으로 한 AI 프로세서와 가속기입니다.
저전압·근문턱 전압 설계
에너지 효율을 위해 연산 코어를 트랜지스터 문턱 전압에 가깝게 동작시킵니다. 저전압 설계는 정확한 라이브러리 모델에 의존합니다.
후면 전력 공급
전력 네트워크를 웨이퍼 뒷면으로 옮겨 IR 드롭을 낮춥니다.
GAA와 2 nm
게이트 올 어라운드 트랜지스터로, 2 nm 세대에서 FinFET을 대체합니다.

응용

AI 칩 응용 분야

  • 대규모 모델 추론
  • 에이전틱 AI
  • 생성형 AI
  • 음성 인터랙션
  • 자율 주행
  • 휴머노이드 로봇과 피지컬 AI
  • 드론
  • AI PC
  • AI 스마트폰
  • AI 안경
  • 스마트 카메라
  • 데이터 센터
  • 엣지 서버

AI 칩에 관한 질문

추론 칩과 학습 칩은 어떻게 다릅니까?

학습 칩은 데이터로 모델 가중치를 학습하므로 부동소수점 연산, 메모리 대역폭, 클러스터 인터커넥트가 가장 중요합니다. 추론 칩은 학습된 모델을 실행하므로 요청당 비용, 전력, 지연 시간이 가장 중요합니다.

LLM 추론 칩은 AI 추론 칩과 어떻게 다릅니까?

LLM 추론 칩은 트랜스포머 모델의 토큰을 생성하는 AI 추론 칩의 한 종류입니다. 토큰당 비용과 KV 캐시를 위한 메모리 대역폭이 가장 중요합니다.

엣지 AI 칩이란 무엇입니까?

엣지·온디바이스 AI 칩은 스마트폰, PC, 안경, 카메라 같은 기기 안에서 클라우드에 의존하지 않고 모델을 실행합니다. 핵심 제약은 전력 예산, LPDDR 대역폭, 부품 원가(BOM)입니다.

NPU 칩이란 무엇입니까?

NPU는 신경망 연산을 위해 만든 프로세서로, MAC 어레이와 로컬 메모리가 핵심입니다. 별도의 칩일 수도 있고 SoC 안의 블록일 수도 있습니다.

인메모리 컴퓨팅 칩이란 무엇입니까?

메모리 어레이 내부나 옆에서 연산해 메모리와 연산 유닛 사이에 오가는 데이터를 줄이는 칩입니다. 디지털 방식과 아날로그 방식이 있습니다.

AI 칩의 어떤 부분이 풀 커스텀 설계에 적합합니까?

MAC 어레이, 곱셈기, 애더 트리, 파이프라인 레지스터처럼 스위칭이 잦은 규칙적인 블록이 가장 적합합니다. 제어 로직과 인터페이스는 표준 툴 플로를 따릅니다.

라이브러리 특성화와 수동 배치·배선은 AI 칩에 어떤 도움이 됩니까?

라이브러리 특성화는 맞춤형 셀과 저전압 라이브러리에 정확한 모델을 제공하고, 수동 배치·배선은 MAC 어레이를 더 규칙적으로 만들고 배선을 줄입니다. 둘을 함께 쓰면 연산 코어를 더 낮은 전압에서 동작시킬 수 있습니다.

어떤 공정을 지원합니까?

당사는 TSMC 직접 거래 고객이며, 설계 작업은 16 nm, 12 nm, 7 nm, 6 nm FinFET을 다룹니다.

AI 칩 프로젝트가 있으십니까?

모델, 연산 목표, 전력 예산, 목표 공정을 알려 주시면 답변드리겠습니다.