技术

用浅白的语言讲芯片设计。

本网站使用的术语，从 ASIC 到良率，每个用一两句话解释。

术语

ASIC: 专用集成电路，为某一产品或任务而非通用用途设计的芯片。
无晶圆厂（Fabless）: 自行设计芯片、委托晶圆厂制造的芯片公司。
晶圆厂（Foundry）: 为他人设计的芯片提供制造服务的公司。
工艺节点: 晶圆厂制造技术的一代。节点以纳米命名，但这个名称已不再对应芯片上任何单一的尺寸。
FinFET: 沟道为一片竖立薄鳍、栅极从三面包裹的晶体管，漏电比早期的平面晶体管更低。
设计套件（PDK）: 晶圆厂的工艺设计套件，即芯片设计所依据的规则、器件模型与单元库。
RTL: 寄存器传输级，用 Verilog 等硬件语言描述芯片逻辑。
验证: 通过仿真与形式化方法证明 RTL 符合规格。
综合: 把 RTL 转换为由标准单元组成的网表。
网表: 设计中所有单元及其连接关系的清单。
标准单元: 门电路、触发器等预先设计好的小电路，综合后的设计由它们构成。
K 库: 标准单元库特征化（Standard Cell Library Characterization）的行业简称：在多个工艺、电压和温度条件下仿真单元，提取时序、功耗和噪声模型。
Re-K: 重特征化（Re-characterization）：按新的电压、工艺角或模型，重新提取晶圆厂单元库的模型。
全定制设计: 在晶体管级设计电路和版图，用于决定芯片指标的模块。
手工网表: 把 RTL 映射到定制单元得到的门级网表，不依赖综合工具的通用映射。
手工 PR: 手工布局布线（Manual Place and Route）：由工程师决定关键模块的单元位置和走线。
定制时钟树: 根据流水线或规则阵列的结构设计的时钟分布，不依赖工具的时钟树综合。
可测性设计（DFT）: 加入芯片的测试结构，使每颗制造出来的芯片都能被测试。
ATPG: 自动测试向量生成，即生成生产测试所用测试向量的软件。
BIST: 内建自测试，让某个模块（通常是存储器）能够自我测试的电路。
物理设计: 经由布图规划、布局、时钟树与布线，把网表变成版图。
签核: 设计交付前对时序、功耗与物理规则的最终检查。
GDSII: 交付晶圆厂的最终版图所采用的文件格式。
流片: 把完成的设计交付晶圆厂进行制造。
多项目晶圆（MPW）: 多个设计共享一套掩膜及其费用的拼片投片。
掩膜: 在晶圆上刻画设计各层图形的光掩膜。全套掩膜专为单一设计制作。
晶圆测试: 在切割之前测试晶圆上的每颗晶粒，也称 CP（晶圆探针测试）。
成品测试: 按规格测试封装后的芯片（FT）。
良率: 通过测试的晶粒或芯片所占的比例。
NPU: 神经网络处理器，专为神经网络运算设计的加速器。
SRAM: 静态随机存储器，集成在芯片内部的高速存储器。
HBM: 高带宽存储器，与处理器封装在一起的堆叠式 DRAM。
芯粒（Chiplet）: 封装在一起、协同工作如同一颗芯片的多个晶粒之一。
中介层（Interposer）: 在封装内连接各芯粒与存储器的硅基或有机材料层。