Technologie

Chipontwerp in gewone taal.

De begrippen die deze site gebruikt, van ASIC tot yield, elk uitgelegd in een of twee zinnen.

Begrippen

ASIC: Een application-specific integrated circuit: een chip die voor één product of taak is ontworpen in plaats van voor algemeen gebruik.
Fabless: Een chipbedrijf dat zijn chips zelf ontwerpt en ze door een foundry laat produceren.
Foundry: Een bedrijf dat chips produceert die door anderen zijn ontworpen.
Procesnode: Een generatie van de productietechnologie van een foundry. Nodes worden in nanometers aangeduid, maar die naam is niet langer de maat van één bepaald kenmerk van de chip.
FinFET: Een transistor waarvan het kanaal een dunne, verticale vin is, aan drie kanten omsloten door de gate. Hij lekt minder dan de oudere, vlakke transistor.
Ontwerpkit (PDK): De process design kit van de foundry: de regels, devicemodellen en bibliotheken waarmee een chip wordt ontworpen.
RTL: Register-transfer level: de beschrijving van de logica van een chip in een hardwaretaal zoals Verilog.
Verificatie: Met simulatie en formele methoden aantonen dat de RTL doet wat de specificatie voorschrijft.
Synthese: Het omzetten van RTL in een netlist van standaardcellen.
Netlist: De lijst van cellen in een ontwerp en de verbindingen daartussen.
Standaardcel: Een kleine, vooraf ontworpen schakeling, zoals een logische poort of een flipflop, waaruit gesynthetiseerde ontwerpen worden opgebouwd.
Bibliotheekkarakterisering: De gangbare korte naam voor het karakteriseren van standaardcelbibliotheken: cellen simuleren over omstandigheden van proces, spanning en temperatuur om timing-, vermogens- en ruismodellen te verkrijgen.
Herkarakterisering: Herkarakterisering: de modellen van een foundrybibliotheek opnieuw verkrijgen voor een nieuwe spanning, een nieuwe corner of een nieuw model.
Full-customontwerp: Schakelingen en layout ontwerpen op transistorniveau, voor de blokken die de kengetallen van een chip bepalen.
Handgemaakte netlist: Een netlist op poortniveau die vanuit RTL wordt afgebeeld op cellen op maat, en niet via de algemene mapping van een synthesetool.
Handmatige plaatsing en routing: Engineers, en niet tools, bepalen de celposities en bedrading van belangrijke blokken.
Klokboom op maat: Een klokdistributie die is ontworpen rond de structuur van een pipeline of regelmatige array, en niet gegenereerd door kloksynthese in een tool.
Ontwerp voor testbaarheid (DFT): Structuren die aan een chip worden toegevoegd, zodat elk geproduceerd exemplaar kan worden getest.
ATPG: Automatic test pattern generation: software die de patronen genereert voor de productietest.
BIST: Built-in self-test: schakelingen waarmee een blok, meestal een geheugen, zichzelf test.
Fysiek ontwerp: Het omzetten van een netlist in een layout, via floorplanning, plaatsing, klokboom en routing.
Sign-off: De laatste controles van timing, vermogen en fysieke regels voordat een ontwerp wordt vrijgegeven.
GDSII: Het bestandsformaat waarin een afgeronde layout aan de foundry wordt overgedragen.
Tape-out: Het vrijgeven van een afgerond ontwerp aan de foundry voor productie.
Multiprojectwafer (MPW): Een gedeelde run waarin meerdere ontwerpen één maskerset en de kosten daarvan delen.
Maskerset: De fotomaskers waarmee het patroon van elke laag van een ontwerp op de wafer wordt aangebracht. Een volledige maskerset wordt voor slechts één ontwerp gemaakt.
Wafertest: Het testen van elke die op een wafer voordat de wafer wordt gezaagd, ook chip probing (CP) genoemd.
Eindtest: Het testen van onderdelen in hun behuizing aan de hand van de specificatie (FT).
Yield: Het aandeel geproduceerde dies of onderdelen dat de test doorstaat.
NPU: Een neural processing unit: een accelerator voor de rekenkunde van neurale netwerken.
SRAM: Statisch RAM: het snelle geheugen dat in de chip zelf is ingebouwd.
HBM: High-bandwidth memory: gestapeld DRAM dat naast een processor in dezelfde behuizing wordt geplaatst.
Chiplet: Een van meerdere dies die in één behuizing worden gecombineerd om samen als één chip te werken.
Interposer: Een laag silicium of organisch materiaal die chiplets en geheugen binnen een behuizing met elkaar verbindt.