Ontwerpdiensten

ASIC-ontwerp, van architectuur tot afgetekende layout.

Eén team voor architectuur, RTL, verificatie, DFT en fysiek ontwerp, als volledig traject of per fase.

Proceservaring
Directe klant van TSMC; tape-outs op 16 nm FinFET, waaronder een volledige maskerset; een ontwerpkit voor 12 nm; ontwerpautorisatie voor 7 nm; full-customontwerp van AI-chips op 6 nm
Samenwerking
Spec-in, netlist-in, GDS-in, productieoverdracht
Overdracht
Afgetekende GDSII en testprogramma's

Werkzaamheden

Elke fase van de front-end en de back-end.

  1. Architectuur en specificatie

    Prestatiemodellen, vermogensbudget en partitionering, vastgelegd voordat het RTL-werk begint.

  2. RTL-ontwerp

    Synthetiseerbare RTL, met IP van derden en eigen IP geïntegreerd en gedocumenteerd.

  3. Verificatie

    UVM-testbenches, formele controles en coverage closure, afgezet tegen de specificatie.

  4. Ontwerp voor testbaarheid

    Scan, geheugen-BIST en ATPG, zodat elke die in productie kan worden gescreend.

  5. Fysiek ontwerp

    Floorplan, place-and-route, en sign-off van timing, vermogen en fysieke verificatie.

  6. Tape-out

    Voorbereiding van de maskerdata en de overdracht aan de foundry.

Zo verloopt een project

Zes toetsmomenten, elk afgetekend voordat het volgende begint.

  1. Specificatiereview

    Eisen, doelen en acceptatiecriteria afgesproken.

  2. RTL-freeze

    Functionaliteit compleet en geverifieerd volgens plan.

  3. Sign-off van de netlist

    Synthese, DFT-insertie en equivalentiecontrole afgerond.

  4. Sign-off van de layout

    Timing-, vermogens- en layoutcontroles foutvrij.

  5. Tape-out

    Maskerdata vrijgegeven aan de foundry.

  6. Eerste silicium

    Bring-up en karakterisering op echte chips.

Vragen die engineers ons stellen

Kan Chipchain een ontwerp overnemen waaraan al wordt gewerkt?

Ja. Bij netlist-in en GDS-in beginnen we bij uw overdracht, na een review van de data en de bijbehorende sign-offrapporten.

Met welke foundries en op welke nodes werkt Chipchain?

We zijn directe klant van TSMC en kiezen de foundry en het proces die bij uw product passen. Ons ontwerpwerk omvat FinFET-nodes op 16 nm, 12 nm, 7 nm en 6 nm.

Hoe wordt ons intellectueel eigendom beschermd?

Elk project valt onder een wederzijdse NDA, en alleen het aangewezen projectteam heeft toegang.

Hebt u een specificatie klaar?

Stuur die samen met uw planning en aantallen. Een engineer neemt daarna contact met u op.