Designtjänster

ASIC-design, från arkitektur till godkänd layout.

Ett team för arkitektur, RTL, verifiering, DFT och fysisk design, som ett komplett flöde eller ett steg i taget.

Processerfarenhet
Direktkund hos TSMC; tape-outs på 16 nm FinFET, däribland en fullständig maskuppsättning; ett designkit på 12 nm; designtillstånd för 7 nm; AI-chipdesign i full custom på 6 nm
Samarbetsmodeller
Spec-in, netlist-in, GDS-in, produktionsöverföring
Överlämning
Godkänd GDSII och testprogram

Omfattning

Alla steg i front end och back end.

  1. Arkitektur och specifikation

    Prestandamodeller, effektbudget och partitionering, fastställda innan RTL-arbetet börjar.

  2. RTL-design

    Syntetiserbar RTL med integrerad och dokumenterad IP, både från tredje part och egenutvecklad.

  3. Verifiering

    UVM-testbänkar, formella kontroller och täckning som drivs i mål mot specifikationen.

  4. Design för testbarhet

    Scan, minnes-BIST och ATPG, så att varje chip kan testas i produktionen.

  5. Fysisk design

    Floorplan, placering och routning samt sign-off av timing, effekt och fysiska regler.

  6. Tape-out

    Förberedelse av maskdata och överlämningen till foundryn.

Så går ett projekt till

Sex kontrollpunkter, var och en godkänd innan nästa börjar.

  1. Specifikationsgranskning

    Krav, mål och acceptanskriterier är överenskomna.

  2. RTL-frysning

    Funktionaliteten är komplett och verifierad enligt plan.

  3. Sign-off av nätlistan

    Syntes, DFT-infogning och ekvivalenskontroll avslutade.

  4. Sign-off av layouten

    Kontroller av timing, effekt och fysiska regler utan anmärkningar.

  5. Tape-out

    Maskdata lämnas över till foundryn.

  6. Första kislet

    Bring-up och karakterisering på riktiga komponenter.

Frågor som ingenjörer ställer till oss

Kan ni ta över en konstruktion som redan är påbörjad?

Ja. Uppdrag enligt Netlist-in och GDS-in börjar vid din överlämning, efter en granskning av data och tillhörande sign-off-rapporter.

Vilka foundryföretag och noder arbetar ni med?

Vi är direktkund hos TSMC, och vi väljer den foundry och den process som passar din produkt. Vårt designarbete omfattar FinFET-noder på 16 nm, 12 nm, 7 nm och 6 nm.

Hur skyddas våra immateriella rättigheter?

Varje projekt drivs under ett ömsesidigt sekretessavtal (NDA), och åtkomsten är begränsad till det namngivna projektteamet.

Har du en specifikation klar?

Skicka den tillsammans med din tidsplan och dina volymer. En ingenjör återkommer till dig.