Design-Services
ASIC-Design, von der Architektur bis zum freigegebenen Layout.
Ein Team für Architektur, RTL, Verifikation, DFT und Physical Design, als kompletter Ablauf oder für einzelne Phasen.
- Prozesserfahrung
- TSMC-Direktkunde; FinFET-Tape-outs in 16 nm, darunter ein vollständiger Maskensatz; ein Design-Kit für 12 nm; Design-Autorisierung für 7 nm; Full-Custom-KI-Chipdesign in 6 nm
- Kooperationsmodelle
- Spec-in, Netlist-in, GDS-in, Produktionstransfer
- Übergabe
- Freigegebene GDSII-Daten und Testprogramme
Leistungsumfang
Jede Phase im Frontend und im Backend.
Architektur und Spezifikation
Performance-Modelle, Leistungsbudget und Partitionierung, festgelegt vor Beginn der RTL-Entwicklung.
RTL-Design
Synthetisierbares RTL mit eingebundener und dokumentierter Fremd- und Eigen-IP.
Verifikation
UVM-Testbenches, formale Prüfungen und Coverage-Closure gegen die Spezifikation.
Design for Test
Scan, Speicher-BIST und ATPG, damit sich jedes Die in der Fertigung prüfen lässt.
Physical Design
Floorplan, Place-and-Route sowie Sign-off für Timing, Leistungsaufnahme und physikalische Regeln.
Tape-out
Aufbereitung der Maskendaten und Übergabe an die Foundry.
Ablauf eines Projekts
Sechs Gates, jedes freigegeben, bevor das nächste beginnt.
Spezifikationsreview
Anforderungen, Ziele und Abnahmekriterien vereinbart.
RTL-Freeze
Funktion vollständig und nach Plan verifiziert.
Netzlisten-Sign-off
Synthese, DFT-Insertion und Äquivalenzprüfung abgeschlossen.
Layout-Sign-off
Prüfungen für Timing, Leistungsaufnahme und physikalische Regeln ohne Befund.
Tape-out
Maskendaten an die Foundry übergeben.
Erste Chips
Inbetriebnahme und Charakterisierung an echten Bauteilen.
Fragen aus der Entwicklung
Können Sie ein bereits laufendes Design übernehmen?
Ja. Netlist-in- und GDS-in-Projekte beginnen mit Ihrer Übergabe, nach einer Prüfung der Daten und ihrer Sign-off-Berichte.
Mit welchen Foundries und Knoten arbeiten Sie?
Wir sind Direktkunde von TSMC und wählen die Foundry und den Prozess, die zu Ihrem Produkt passen. Unsere Designarbeit umfasst FinFET-Knoten in 16 nm, 12 nm, 7 nm und 6 nm.
Wie wird unser geistiges Eigentum geschützt?
Jedes Projekt läuft unter einer gegenseitigen Geheimhaltungsvereinbarung (NDA), und nur das benannte Projektteam hat Zugriff.
Ihre Spezifikation liegt vor?
Senden Sie sie mit Zeitplan und Stückzahlen. Eine Ingenieurin oder ein Ingenieur meldet sich bei Ihnen.