- プロセス経験
- TSMCの直接取引先。フルマスクセットを含む16 nm FinFETでのテープアウト、12 nmのデザインキット、7 nmの設計許諾、大手AI企業向けの6 nm AIフルカスタムチップ設計
- 協業モデル
- Spec-in、Netlist-in、GDS-in、生産移管
- 成果物
- サインオフ済みのGDSIIとテストプログラム
業務範囲
フロントエンドからバックエンドまで、すべての工程を。
アーキテクチャと仕様
性能モデル、電力バジェット、ブロック分割を、RTLに着手する前に固めます。
RTL設計
論理合成可能なRTLを作成し、サードパーティIPと自社IPを統合して文書化します。
検証
UVMテストベンチ、フォーマル検証、仕様に対するカバレッジの収束。
テスト容易化設計
スキャン、メモリBIST、ATPGにより、生産時にすべてのダイを選別できるようにします。
物理設計
フロアプラン、配置配線、そしてタイミング・電力・物理のサインオフ。
テープアウト
マスクデータの準備と、ファウンドリへの引き渡し。
プロジェクトの進め方
六つのゲート。次に進む前に、ひとつずつサインオフします。
仕様レビュー
要件、目標、受け入れ基準について合意します。
RTLフリーズ
機能を完成させ、計画どおりに検証を終えます。
ネットリストのサインオフ
論理合成、DFT挿入、等価性検証を完了します。
レイアウトのサインオフ
タイミング、電力、物理の各検証で、違反がない状態にします。
テープアウト
マスクデータをファウンドリにリリースします。
ファーストシリコン
実チップで立ち上げと特性評価を行います。
エンジニアの方からよくあるご質問
すでに進行中の設計を引き継いでもらえますか?
はい。Netlist-inとGDS-inは、データとそのサインオフレポートを確認したうえで、お客様からの引き継ぎを起点に始めます。
どのファウンドリとノードに対応していますか?
当社はTSMCの直接取引先であり、お客様の製品に合ったファウンドリとプロセスを選定します。当社の設計作業は、16 nm、12 nm、7 nm、6 nmのFinFETノードにわたります。
自社の知的財産はどのように守られますか?
すべてのプロジェクトは相互の秘密保持契約(NDA)のもとで進め、アクセスは指名されたプロジェクトチームに限定します。
仕様はお決まりですか?
仕様書に、スケジュールと数量を添えてお送りください。担当エンジニアからご連絡します。