台積電とChipChainは、7nm FinFETプロセス技術に関する協力協定を締結したことを発表しました。この協定には、将来の低消費電力・高性能計算ASICチップの設計計画が含まれています。この協力協定は、両社が16nmおよび12nm FinFETプロセス技術での協力をさらに拡大し、先進的なプロセス技術を次世代チップ製品に拡張するものです。 台積電の技術者は次のように述べています。台積電は先進的なプロセス技術に絶えず投資し、顧客が技術的に成功を収める手助けをしています。7nm FinFETのおかげで、台積電のプロセスおよびエコシステムソリューションはモバイルフォンから高性能計算へと拡大しました。台積電の業界をリードする7nm FinFETプロセスの恩恵により、顧客は次世代の高性能計算チップを設計する際、12nm FinFETプロセスノードと比較して、同じ消費電力でより良い性能を得るか、同じ性能でより低い消費電力を実現することができます。 最新の協力協定は、ChipChainと台積電が以前に16nmおよび12nm FinFETプロセスで達成したブレークスルーに基づいており、ChipChainは台積電の7nmプロセスで技術革新を続ける予定です。
2018年末、ChipChainはTSMCで初の16ナノメートルチップ製品の試作を行い、成功を収めました。数か月にわたる設計の最適化を経て、最近、2千万元以上を投じて正式にTSMCでの量産に着手しました。 TSMCによると、28ナノメートルプロセスと比較して、16ナノメートルのトランジスタ集積密度は2倍になり、トランジスタの動作速度は35%向上し、消費電力は55%削減できるとのことです。 ウェハーファウンドリの技術向上を活かし、ChipChainは独自の研究開発技術の絶え間ない進歩と相まって、16ナノメートルチップのエネルギー効率をさらに向上させる予定です。
台積電の16nmプロセスPDK技術資料を入手してから、ChipChainの研究開発チームは約4ヶ月間にわたり最適化を繰り返し、ついに設計検証を完了し、11月6日にGDSデータを台積電に正式に提出し、16nm MPWシャトルで試作を行いました。 MPWサービスは、同じプロセスを用いた複数の集積回路設計のコピーを同一のウェーハ上に配置して加工するサービスで、各設計品種は数十個のチップサンプルを得ることができ、製品開発段階の実験や検証テストに使用されます。MPWの試作費用は、参加するすべてのプロジェクトがチップの占有面積に応じて分担し、集積回路の研究開発段階のコストを大幅に削減します。台積電のこのサービスは、ChipChainの研究開発エンジニアにとって、大胆な実践を可能にする比較的ゆるやかな条件を提供し、研究開発設計の大胆な革新を効果的に推進しました。
先月、TSMCから16nmの先進プロセス生産ライセンスを取得し、アカウントを開設したのに続き、今日、TSMCは再びChipChainに12nm FinFE先進プロセスPDK資料を提供しました。これは、TSMCがChipChainの技術力を認めていることを裏付けるものです。 技術者によると、以前の世代と比較して、TSMCの12nmは16nmの大幅改良版であり、漏電特性の低減とコスト優位性を持っています。16nmと比較して、12nmプロセスはトランジスタ密度が高く、性能と消費電力の面でもさらに最適化されており、大幅なアップグレードが見られます。 ChipChainは、このウェーハ工場プロセスのアップグレードによる利益を最大限に活用し、チップの研究開発設計プロセスでチップの性能を大幅に向上させ、顧客により良い製品を提供するのに役立てます。
本日、深圳ChipChain株式会社とTSMC台湾本社は技術ライセンス契約を締結しました。契約に基づき、TSMCはChipChainに16ナノメートルPDK技術資料を提供し、ChipChainは正式にTSMCの協力アカウントを取得しました。 双方の合意によると、TSMCはChipChainに16ナノメートルPDK技術資料を公開します。この技術は、16ナノメートルプロセスに基づくエッジコンピューティング用インテリジェントチップおよびその他の大型サーバーチップの設計と開発に利用できます。この技術は、高集積度、高性能、低消費電力、高ストレージ能力、および多機能など、チップ市場のニーズに適合します。 先進プロセスのライセンスを取得する前に、TSMCはChipChainのデューデリジェンスを非常に厳格に行い、技術チーム、管理チーム、投資家、技術力などについて数ヶ月にわたって調査しました。TSMCのビジネスコーディネーターは、TSMCが求めるパートナーシップの理念は、短期的な利益ではなく、長期的で持続可能な関係を期待することだと述べました。ChipChainとTSMCのパートナーシップの確立について、彼は双方が長期的な協力とウィンウィンを達成することを期待しており、TSMCは技術面でChipChainに最大限のサポートを提供するつもりです。 この契約は、ChipChainのチップ設計を加速させ、顧客に最適なソリューションを提供するのに役立ちます。TSMCのウェハ製造分野における専門知識と先進プロセスの良率管理を統合し、業界に蓄積された投片経験を活用することで、ChipChainは顧客に最高のエネルギー効率のチップ製品を提供することができます。 TSMCと締結したライセンス契約は、ChipChainが先進プロセスチップ設計分野でのリーダーシップを強化し、世界中のハイエンド顧客により良いサービスを提供するための戦略の一環です。
産業界のサプライチェーンと良好かつ効率的な協力関係を築くため、深圳ChipChain株式会社は設立以来、台湾に現地法人を設立する計画を進めてきました。約3ヶ月の準備を経て、深圳ChipChain株式会社の台北支社である「ChipChain株式会社」は台北で商業登記を完了し、正式に設立されました。会社の登録資本金は500万台湾ドルで、台北市大安区仁愛路4段410号12階に位置し、統一コードは42995417です。 台湾会社の責任者は台湾出身で、ニューヨークのFordham UniversityでMBA、北京大学でEMBAを取得しています。中台両岸の政治経済運営モデルに精通しており、台湾の政治経済界に強力なつながりを持ち、ChipChainが高みを目指す際の強力な後ろ盾となります。 さらに、台湾の集積回路技術は早くから発展しており、この分野の人材と研究開発の経験は学ぶ価値があります。台北支社は人材の流入を促進し、会社の人材育成に備える役割も果たします。 今後、両岸のチームの緊密な協力の下で、ChipChainがますます発展することを期待しています!
本日、深圳芯行テクノロジー株式会社は工商登録を完了し、正式に設立を発表しました。数千万元の投資を受け、実際に払い込まれた登録資本金は500万元であり、残りの投資は資本準備金に計上されました。本社は深圳南山科技園にあり、主に集積回路設計とチップの基礎技術の研究開発に従事しています。 2017年末には、コアチームの組成を完了し、現在のチームメンバーは10名、70%が大学院以上の学歴を持ち、そのうち80%以上が研究開発者です。チームメンバーは業界内で非常に高い知名度を持ち、コアメンバーは国内の多くの有名半導体設計会社から来ており、チップの研究開発と製品の産業化量産において豊富な経験を有しています。会社は完全なチップ設計プロセスと多数の独自のコア技術を持っており、チップの全カスタム設計、アナログ回路設計、低消費電力設計、大規模SoCおよびASIC設計などが含まれます。 芯行は「自主開発したコア技術を堅持し、IC産業のアップグレードを促進し、製品応用分野を拡大し、一流の集積回路設計供給者となること」を理念とし、未来の国内集積回路の高速発展の機会を捉え、高集積度、高性能、低消費電力、高ストレージ能力および多機能化などのチップ市場の需要を把握し、現在のチームの技術的優位性と業界の豊富な経験を発揮し、会社の関連分野での研究開発能力と革新能力を向上させ、さらに会社のコア競争力を高めます。 会社は高性能低消費電力チップとスマートチップの研究開発に焦点を当て、現有の高性能低消費電力計算チップ設計技術を基礎に、超低消費電力技術、高効率システムアーキテクチャ、スマートアルゴリズム、およびアナログ回路設計などの技術分野において、技術研究開発への投入を強化し、継続的な蓄積と革新を行い、会社の製品競争力と市場占有率を向上させ、コア競争力が突出し、技術が先進的な一流のチップ設計会社となることを目指します。 芯行は良好で健全な持続可能な企業文化の構築に注力し、人材の導入と育成を重視し、多層次の人材梯隊を構築し、非常に競争力のある研究開発チームを作り上げます。また、科学的で規範的な研究開発体系を確立し、自主的な革新能力をさらに強化し、コア技術分野においてリードする優位性を確立し、特許の配置において抑制的な態勢を形成することを目指します。会社は自主開発を堅持し、技術融資などの方法を通じて、適切に先進的な研究開発設備を購入し、現有技術のさらなる最適化と応用を実現し、積極的に新しい技術と応用分野を拡大していきます。