Technologie

La conception de puces, en termes simples.

Les termes employés sur ce site, de l’ASIC au rendement, expliqués chacun en une ou deux phrases.

Termes

ASIC: Circuit intégré dédié à une application (application-specific integrated circuit) : une puce conçue pour un produit ou une tâche précise, plutôt que pour un usage général.
Fabless (sans usine): Une entreprise de semi-conducteurs qui conçoit ses puces et les fait fabriquer par une fonderie.
Fonderie: Une entreprise qui fabrique des puces conçues par d’autres.
Nœud technologique: Une génération de la technologie de fabrication d’une fonderie. Les nœuds portent un nom en nanomètres, mais ce nom ne correspond plus à aucune dimension précise de la puce.
FinFET: Un transistor dont le canal est une fine ailette verticale, entourée par la grille sur trois côtés. Ses fuites sont plus faibles que celles de l’ancien transistor planaire.
Kit de conception (PDK): Le kit de conception de procédé de la fonderie : les règles, les modèles de dispositifs et les bibliothèques sur la base desquels une puce est conçue.
RTL: Niveau transfert de registres (register-transfer level) : la description de la logique d’une puce dans un langage de description matérielle tel que Verilog.
Vérification: Démontrer, par la simulation et par des méthodes formelles, que le RTL fait ce que dit la spécification.
Synthèse: La transformation du RTL en netlist de cellules standard.
Netlist: La liste des cellules d’une conception et des connexions entre elles.
Cellule standard: Un petit circuit préconçu, comme une porte logique ou une bascule, à partir duquel sont construites les conceptions synthétisées.
Caractérisation de bibliothèques: La simulation des cellules d’une bibliothèque de cellules standard dans diverses conditions de procédé, de tension et de température, pour en extraire des modèles de timing, de consommation et de bruit.
Recaractérisation: Extraire à nouveau les modèles d’une bibliothèque de fonderie pour une nouvelle tension, un nouveau coin ou un nouveau modèle.
Conception full-custom: La conception de circuits et de layouts au niveau transistor, pour les blocs qui décident des indicateurs d’une puce.
Netlist manuelle: Une netlist au niveau portes, transposée du RTL en cellules sur mesure, plutôt que par la mise en correspondance générale d’un outil de synthèse.
Placement-routage manuel: Ce sont les ingénieurs, et non les outils, qui décident de la position des cellules et du câblage des blocs clés.
Arbre d’horloge sur mesure: Une distribution d’horloge conçue autour de la structure d’un pipeline ou d’une matrice régulière, plutôt que générée par la synthèse d’arbre d’horloge d’un outil.
Conception en vue du test (DFT): Des structures ajoutées à une puce pour que chaque exemplaire fabriqué puisse être testé.
ATPG: Génération automatique de vecteurs de test (automatic test pattern generation) : le logiciel qui crée les vecteurs utilisés pour le test en production.
BIST: Autotest intégré (built-in self-test) : des circuits qui permettent à un bloc, le plus souvent une mémoire, de se tester lui-même.
Conception physique: La transformation d’une netlist en layout, par le floorplan, le placement, l’arbre d’horloge et le routage.
Sign-off: Les dernières vérifications de timing, de consommation et de règles physiques avant la transmission d’une conception.
GDSII: Le format de fichier dans lequel un layout terminé est remis à la fonderie.
Tape-out: La transmission d’une conception terminée à la fonderie pour sa fabrication.
Plaquette multiprojet (MPW): Une navette commune dans laquelle plusieurs conceptions se partagent un même jeu de masques et son coût.
Jeu de masques: Les photomasques qui impriment chaque couche d’une conception sur la plaquette. Un jeu de masques complet est réalisé pour une seule conception.
Test sous pointes: Le test de chaque puce d’une plaquette avant la découpe de celle-ci, aussi appelé « chip probing » (CP).
Test final: Le test des composants en boîtier selon la spécification (FT).
Rendement: La proportion de puces ou de composants fabriqués qui passent le test.
NPU: Unité de traitement neuronal (neural processing unit) : un accélérateur dédié aux calculs des réseaux de neurones.
SRAM: RAM statique, la mémoire rapide intégrée à la puce elle-même.
HBM: Mémoire à large bande passante : de la DRAM empilée, placée à côté d’un processeur dans le même boîtier.
Chiplet: L’une des puces réunies dans un même boîtier pour fonctionner comme une seule puce.
Interposeur: Une couche de silicium ou de matériau organique qui relie les chiplets et la mémoire à l’intérieur d’un boîtier.