التقنية
تصميم الشرائح بلغة واضحة.
المصطلحات التي يستخدمها هذا الموقع، من ASIC إلى المردود، وكلٌّ منها مشروح في جملة أو جملتين.
المصطلحات
- ASIC
- الدائرة المتكاملة المخصصة للتطبيق، وهي شريحة مصممة لمنتج أو مهمة بعينها بدلًا من الاستخدام العام.
- بلا مصانع (Fabless)
- شركة شرائح تصمم شرائحها وتُسند تصنيعها إلى مسبك.
- المسبك (Foundry)
- شركة تصنّع شرائح يصممها آخرون.
- عُقدة التصنيع (Process node)
- جيل من تقنية التصنيع لدى المسبك. تُسمّى العُقَد بالنانومتر، لكن الاسم لم يعد قياسًا لأي بُعد بعينه في الشريحة.
- FinFET
- ترانزستور قناته زعنفة رأسية رقيقة تحيط بها البوابة من ثلاث جهات. وتيار التسرب فيه أقل منه في الترانزستور المسطح الأقدم.
- حزمة التصميم (PDK)
- حزمة تصميم العملية التي يوفرها المسبك، وتضم القواعد ونماذج المكونات والمكتبات التي تُصمَّم الشريحة وفقًا لها.
- RTL
- مستوى نقل المسجلات، أي وصف منطق الشريحة بلغة لوصف العتاد مثل Verilog.
- التحقق (Verification)
- التأكد، بالمحاكاة والأساليب الشكلية، من أن RTL يؤدي ما تنص عليه المواصفات.
- التركيب (Synthesis)
- تحويل RTL إلى قائمة توصيلات من الخلايا القياسية.
- قائمة التوصيلات (Netlist)
- قائمة الخلايا في التصميم والتوصيلات بينها.
- الخلية القياسية (Standard cell)
- دائرة صغيرة مصممة مسبقًا، مثل البوابة المنطقية أو القلّاب، تُبنى منها التصاميم الناتجة عن التركيب.
- توصيف المكتبات
- محاكاة الخلايا القياسية عبر ظروف العملية والجهد والحرارة لاستخلاص نماذج التوقيت والطاقة والضوضاء.
- إعادة التوصيف
- إعادة التوصيف: استخلاص نماذج مكتبة المسبك مجددًا لجهد أو حالة حدّية أو نموذج جديد.
- التصميم المخصص بالكامل (Full-custom)
- تصميم الدوائر والتخطيط الفيزيائي على مستوى الترانزستور، للكتل التي تحدد مقاييس الشريحة.
- قائمة التوصيلات اليدوية (Hand-crafted netlist)
- قائمة توصيلات على مستوى البوابات يُحوَّل فيها RTL إلى خلايا مخصصة، بدلًا من التحويل العام الذي تجريه أداة التركيب.
- الوضع والتوجيه اليدويان (Manual place and route)
- يحدد المهندسون، لا الأدوات، مواضع الخلايا ووصلات الكتل الرئيسية.
- شجرة الساعة المخصصة (Custom clock tree)
- توزيع للساعة مصمم وفق بنية خط الأنابيب أو المصفوفة المنتظمة، بدلًا من توليده بتركيب شجرة الساعة في إحدى الأدوات.
- التصميم القابل للاختبار (DFT)
- هياكل تُضاف إلى الشريحة ليتسنى اختبار كل قطعة مصنَّعة.
- ATPG
- التوليد الآلي لأنماط الاختبار، وهي برمجيات تنشئ الأنماط المستخدمة في اختبار الإنتاج.
- BIST
- الاختبار الذاتي المدمج، وهو دوائر تتيح لكتلة ما، عادةً ذاكرة، أن تختبر نفسها.
- التصميم الفيزيائي (Physical design)
- تحويل قائمة التوصيلات إلى تخطيط فيزيائي، عبر تخطيط الأرضية ووضع الخلايا وبناء شجرة الساعة وتوجيه الوصلات.
- الاعتماد (Sign-off)
- الفحوص النهائية للتوقيت والطاقة والقواعد الفيزيائية قبل إصدار التصميم.
- GDSII
- صيغة الملفات التي يُسلَّم بها التخطيط الفيزيائي النهائي إلى المسبك.
- الإرسال للتصنيع (Tape-out)
- إرسال التصميم المكتمل إلى المسبك لتصنيعه.
- رقاقة متعددة المشاريع (MPW)
- دورة تصنيع مشتركة تتقاسم فيها عدة تصاميم مجموعة أقنعة واحدة وتكلفتها.
- مجموعة الأقنعة (Mask set)
- الأقنعة الضوئية التي تطبع نمط كل طبقة من طبقات التصميم على الرقاقة. وتُصنع مجموعة الأقنعة الكاملة لتصميم واحد فقط.
- اختبار الرقاقة (Wafer probe)
- اختبار كل شريحة على الرقاقة قبل تقطيعها، ويُسمّى أيضًا الاختبار بالمسبار (CP).
- الاختبار النهائي (Final test)
- اختبار القطع المغلّفة وفق المواصفات (FT).
- المردود (Yield)
- نسبة الشرائح أو القطع المصنَّعة التي تجتاز الاختبار.
- NPU
- وحدة المعالجة العصبية، وهي مسرّع للعمليات الحسابية في الشبكات العصبية.
- SRAM
- ذاكرة الوصول العشوائي الساكنة، وهي الذاكرة السريعة المدمجة في الشريحة نفسها.
- HBM
- الذاكرة ذات عرض النطاق العالي، وهي ذاكرة DRAM مكدّسة توضع بجانب المعالج داخل الغلاف نفسه.
- الشريحة الصغيرة (Chiplet)
- واحدة من عدة شرائح تُجمع في غلاف واحد لتعمل كشريحة واحدة.
- الطبقة الوسيطة (Interposer)
- طبقة من السيليكون أو من مادة عضوية تربط الشرائح الصغيرة والذاكرة داخل الغلاف.