Tecnologia

O design de chips em linguagem simples.

Os termos que este site utiliza, de ASIC a rendimento, cada um explicado numa ou duas frases.

Termos

ASIC: Circuito integrado de aplicação específica (application-specific integrated circuit), um chip concebido para um produto ou uma tarefa concretos, e não para uso geral.
Fabless: Empresa de chips que concebe os seus chips e os manda fabricar a uma fundição.
Fundição (foundry): Empresa que fabrica chips concebidos por outros.
Nó de processo: Uma geração da tecnologia de fabrico de uma fundição. Os nós são designados em nanómetros, mas o nome já não corresponde à medida de nenhum elemento concreto do chip.
FinFET: Transístor cujo canal é uma aleta vertical fina, envolvida pela porta em três lados. Tem menos fugas de corrente do que o antigo transístor planar.
Kit de design (PDK): O kit de design de processo da fundição, ou seja, as regras, os modelos de dispositivos e as bibliotecas que servem de base ao design de um chip.
RTL: Nível de transferência entre registos (register-transfer level), a descrição da lógica de um chip numa linguagem de hardware como o Verilog.
Verificação: Demonstração, por simulação e por métodos formais, de que o RTL faz o que a especificação define.
Síntese: Transformação do RTL numa netlist de células-padrão.
Netlist: A lista das células de um design e das ligações entre elas.
Célula-padrão: Pequeno circuito previamente concebido, como uma porta lógica ou um flip-flop, a partir do qual se constroem os designs sintetizados.
Caracterização de bibliotecas: A caracterização de bibliotecas de células-padrão: simulação de células em várias condições de processo, tensão e temperatura para extrair modelos de timing, de consumo e de ruído.
Recaracterização: Nova extração dos modelos de uma biblioteca da fundição para uma nova tensão, um novo canto ou um novo modelo.
Design full-custom: Conceção de circuitos e layout ao nível do transístor, para os blocos que decidem as métricas de um chip.
Netlist manual: Uma netlist ao nível de portas mapeada do RTL para células à medida, em vez de passar pelo mapeamento geral de uma ferramenta de síntese.
Posicionamento e encaminhamento manuais: São os engenheiros, e não as ferramentas, que decidem as posições das células e as ligações dos blocos-chave.
Árvore de relógio à medida: Uma distribuição de relógio concebida em função da estrutura de um pipeline ou de uma matriz regular, em vez de gerada pela síntese de árvore de relógio de uma ferramenta.
Design para teste (DFT): Estruturas acrescentadas a um chip para que cada exemplar fabricado possa ser testado.
ATPG: Geração automática de padrões de teste (automatic test pattern generation), software que cria os padrões usados no teste de produção.
BIST: Autoteste integrado (built-in self-test), circuitos que permitem a um bloco, normalmente uma memória, testar-se a si próprio.
Design físico: Transformação de uma netlist num layout, através de floorplanning, posicionamento, árvore de relógio e encaminhamento.
Sign-off: As verificações finais de timing, consumo e regras físicas antes de um design ser entregue.
GDSII: O formato de ficheiro em que um layout concluído é entregue à fundição.
Tape-out: Entrega de um design concluído à fundição para fabrico.
Wafer multiprojeto (MPW): Uma execução partilhada em que vários designs partilham um conjunto de máscaras e o respetivo custo.
Conjunto de máscaras: As fotomáscaras que definem cada camada de um design no wafer. Um conjunto completo de máscaras é feito para um único design.
Teste em wafer: Teste de cada die de um wafer antes de este ser cortado, também designado chip probing (CP).
Teste final: Teste dos componentes encapsulados face à especificação (FT).
Rendimento: A percentagem de dies ou componentes fabricados que passam no teste.
NPU: Unidade de processamento neural, um acelerador para a aritmética das redes neurais.
SRAM: RAM estática, a memória rápida integrada no próprio chip.
HBM: Memória de elevada largura de banda, DRAM empilhada colocada ao lado de um processador no mesmo encapsulamento.
Chiplet: Um de vários dies combinados num único encapsulamento para funcionarem como um só chip.
Interposer: Uma camada de silício ou de material orgânico que liga chiplets e memória dentro de um encapsulamento.