Tecnologia

La progettazione dei chip, in parole semplici.

I termini usati in questo sito, dall'ASIC alla resa, ciascuno spiegato in una o due frasi.

Termini

ASIC: Circuito integrato specifico per l'applicazione (application-specific integrated circuit), cioè un chip progettato per un singolo prodotto o compito anziché per un uso generale.
Fabless: Un'azienda di chip che progetta i propri chip e li fa fabbricare da una fonderia.
Fonderia: Un'azienda che fabbrica chip progettati da altri.
Nodo di processo: Una generazione della tecnologia di fabbricazione di una fonderia. I nodi prendono il nome da una misura in nanometri, che però non corrisponde più ad alcuna dimensione specifica del chip.
FinFET: Un transistor il cui canale è una sottile aletta verticale, avvolta dal gate su tre lati. Ha correnti di dispersione inferiori rispetto al precedente transistor planare.
Kit di progettazione (PDK): Il process design kit della fonderia, ovvero le regole, i modelli dei dispositivi e le librerie in base ai quali si progetta un chip.
RTL: Register-transfer level, la descrizione della logica di un chip in un linguaggio di descrizione dell'hardware come Verilog.
Verifica: La dimostrazione, tramite simulazione e metodi formali, che l'RTL fa ciò che indica la specifica.
Sintesi: La trasformazione dell'RTL in una netlist di celle standard.
Netlist: L'elenco delle celle di un progetto e delle connessioni tra di esse.
Cella standard: Un piccolo circuito già progettato, come una porta logica o un flip-flop, con cui si costruiscono i progetti sintetizzati.
Caratterizzazione delle librerie: La simulazione delle celle standard in diverse condizioni di processo, tensione e temperatura per estrarre modelli di timing, potenza e rumore.
Ricaratterizzazione: Ricaratterizzazione: la nuova estrazione dei modelli di una libreria di fonderia per una nuova tensione, un nuovo corner o un nuovo modello.
Progettazione full-custom: La progettazione di circuiti e layout a livello di transistor, per i blocchi che decidono le metriche di un chip.
Netlist manuale: Una netlist a livello di gate mappata dall'RTL su celle su misura, anziché tramite la mappatura generica di uno strumento di sintesi.
Piazzamento e routing manuali: Sono gli ingegneri, anziché gli strumenti, a decidere le posizioni delle celle e i collegamenti dei blocchi chiave.
Albero di clock su misura: Una distribuzione del clock progettata attorno alla struttura di una pipeline o di un array regolare, anziché generata dalla sintesi dell'albero di clock di uno strumento.
Progettazione per la testabilità (DFT): Strutture aggiunte a un chip perché ogni esemplare prodotto possa essere testato.
ATPG: Generazione automatica dei pattern di test (automatic test pattern generation), il software che crea i pattern usati nel test di produzione.
BIST: Autotest integrato (built-in self-test), la circuiteria che permette a un blocco, di solito una memoria, di testarsi da solo.
Progettazione fisica: La trasformazione di una netlist in un layout, attraverso floorplanning, piazzamento, albero di clock e routing.
Sign-off: Le verifiche finali di timing, potenza e regole fisiche prima del rilascio di un progetto.
GDSII: Il formato di file con cui un layout finito viene consegnato alla fonderia.
Tape-out: Il rilascio di un progetto finito alla fonderia per la fabbricazione.
Wafer multiprogetto (MPW): Un run condiviso, in cui più progetti si dividono un unico set di maschere e il relativo costo.
Set di maschere: Le fotomaschere che definiscono ogni strato di un progetto sul wafer. Un set completo di maschere viene realizzato per un solo progetto.
Test su wafer: Il test di ogni die di un wafer prima che il wafer venga tagliato, detto anche chip probing (CP).
Test finale: Il test dei dispositivi incapsulati rispetto alla specifica (FT).
Resa: La quota di die o dispositivi prodotti che superano il test.
NPU: Unità di elaborazione neurale (neural processing unit), un acceleratore per i calcoli delle reti neurali.
SRAM: RAM statica, la memoria veloce integrata nel chip stesso.
HBM: Memoria ad alta larghezza di banda (high-bandwidth memory), ovvero DRAM impilata collocata accanto a un processore, nello stesso package.
Chiplet: Uno dei diversi die combinati in un unico package per funzionare come un solo chip.
Interposer: Uno strato di silicio o di materiale organico che collega chiplet e memorie all'interno di un package.