טכנולוגיה
תכנון שבבים, בשפה פשוטה.
המונחים שבאתר, מ-ASIC ועד תפוקה, וכל אחד מהם מוסבר במשפט או שניים.
מונחים
- ASIC
- מעגל משולב ייעודי ליישום – שבב שמתוכנן למוצר אחד או למשימה אחת, ולא לשימוש כללי.
- פאבלס
- חברת שבבים שמתכננת את השבבים שלה ומייצרת אותם אצל יצרנית שבבים.
- יצרנית שבבים (Foundry)
- חברה שמייצרת שבבים שתכננו אחרים.
- צומת תהליך (Process node)
- דור של טכנולוגיית הייצור של יצרנית שבבים. הצמתים נקראים לפי ננומטרים, אבל השם כבר לא משקף את הגודל של אף מבנה יחיד בשבב.
- FinFET
- טרנזיסטור שהערוץ שלו הוא סנפיר אנכי דק, והשער עוטף אותו משלושה צדדים. הזליגה בו קטנה יותר מאשר בטרנזיסטור המישורי הישן.
- ערכת תכנון (PDK)
- ערכת התכנון לתהליך של יצרנית השבבים – הכללים, מודלי ההתקנים והספריות שלפיהם מתכננים שבב.
- RTL
- רמת העברת רגיסטרים – תיאור הלוגיקה של שבב בשפת תיאור חומרה, כמו Verilog.
- אימות (Verification)
- וידוא, באמצעות סימולציה ושיטות פורמליות, שה-RTL עושה את מה שהמפרט קובע.
- סינתזה
- המרת RTL לנטליסט של תאים סטנדרטיים.
- נטליסט
- רשימת התאים בתכנון והחיבורים ביניהם.
- תא סטנדרטי (Standard cell)
- מעגל קטן שתוכנן מראש, כמו שער לוגי או פליפ-פלופ, שממנו בונים תכנונים שעברו סינתזה.
- אפיון ספריות
- סימולציה של תאים סטנדרטיים בתנאי תהליך, מתח וטמפרטורה שונים, כדי להפיק מודלי תזמון, הספק ורעש.
- אפיון מחדש
- אפיון מחדש: הפקה חוזרת של המודלים של ספרייה של יצרנית השבבים למתח, פינה או מודל חדשים.
- תכנון full-custom
- תכנון מעגלים ולייאאוט ברמת הטרנזיסטור, לבלוקים שקובעים את המדדים של השבב.
- נטליסט ידני
- נטליסט ברמת השערים שממופה מ-RTL לתאים מותאמים אישית, ולא דרך המיפוי הכללי של כלי סינתזה.
- מיקום וניתוב ידניים
- המהנדסים, ולא הכלים, קובעים את מיקום התאים ואת החיווט של בלוקי המפתח.
- עץ שעון מותאם אישית
- פיזור שעון שמתוכנן סביב המבנה של פייפליין או מערך סדיר, ולא נוצר בסינתזת עץ שעון בכלי.
- תכנון לבדיקות (DFT)
- מבנים שמוסיפים לשבב כדי שאפשר יהיה לבדוק כל רכיב שמיוצר.
- ATPG
- יצירה אוטומטית של תבניות בדיקה – תוכנה שמייצרת את התבניות שמשמשות בבדיקות הייצור.
- BIST
- בדיקה עצמית מובנית – מעגלים שמאפשרים לבלוק, בדרך כלל זיכרון, לבדוק את עצמו.
- תכנון פיזי (Physical design)
- הפיכת נטליסט ללייאאוט, באמצעות פלורפלאן, מיקום, עץ שעון וניתוב.
- אישור סופי (Sign-off)
- הבדיקות האחרונות של התזמון, ההספק והחוקים הפיזיים, לפני שתכנון משוחרר.
- GDSII
- פורמט הקובץ שבו לייאאוט גמור נמסר ליצרנית השבבים.
- טייפ-אאוט
- שחרור תכנון גמור ליצרנית השבבים לצורך ייצור.
- פרוסה רב-פרויקטית (MPW)
- סבב ייצור משותף, שבו כמה תכנונים חולקים ערכת מסכות אחת ואת עלותה.
- ערכת מסכות (Mask set)
- המסכות הפוטוליתוגרפיות שיוצרות את התבנית של כל שכבה בתכנון על הפרוסה. ערכת מסכות מלאה מיוצרת לתכנון אחד בלבד.
- בדיקת פרוסה (Wafer probe)
- בדיקה של כל שבב על הפרוסה לפני שהפרוסה נחתכת; נקראת גם chip probing (CP).
- בדיקה סופית (Final test)
- בדיקה של רכיבים ארוזים מול המפרט (FT).
- תפוקה (Yield)
- שיעור השבבים או הרכיבים המיוצרים שעוברים את הבדיקה.
- NPU
- יחידת עיבוד נוירונית – מאיץ לחישובים האריתמטיים של רשתות נוירונים.
- SRAM
- זיכרון RAM סטטי – הזיכרון המהיר שבנוי בתוך השבב עצמו.
- HBM
- זיכרון ברוחב פס גבוה – DRAM מוערם שממוקם לצד מעבד, באותו מארז.
- צ'יפלט
- אחד מכמה שבבים שמשולבים במארז אחד ופועלים יחד כשבב אחד.
- אינטרפוזר
- שכבה של סיליקון או של חומר אורגני שמחברת בין צ'יפלטים לזיכרון בתוך מארז.