Tecnología

El diseño de chips, en lenguaje sencillo.

Los términos que usa este sitio, de ASIC a rendimiento de fabricación, explicados en una o dos frases.

Términos

ASIC: Circuito integrado de aplicación específica, es decir, un chip diseñado para un producto o una tarea concretos y no para uso general.
Fabless: Empresa de chips que diseña sus chips y encarga su fabricación a una fundición.
Fundición: Empresa que fabrica chips diseñados por otros.
Nodo de proceso: Generación de la tecnología de fabricación de una fundición. Los nodos se nombran en nanómetros, pero el nombre ya no corresponde a ninguna dimensión concreta del chip.
FinFET: Transistor cuyo canal es una aleta vertical delgada que la puerta rodea por tres lados. Tiene menos fugas que el antiguo transistor plano.
Kit de diseño (PDK): El kit de diseño de procesos de la fundición, es decir, las reglas, los modelos de dispositivos y las bibliotecas con los que se diseña un chip.
RTL: Nivel de transferencia de registros, la descripción de la lógica de un chip en un lenguaje de descripción de hardware como Verilog.
Verificación: Demostrar, mediante simulación y métodos formales, que el RTL hace lo que dice la especificación.
Síntesis: Convertir el RTL en una netlist de celdas estándar.
Netlist: La lista de las celdas de un diseño y de las conexiones entre ellas.
Celda estándar: Pequeño circuito prediseñado, como una puerta lógica o un biestable, a partir del cual se construyen los diseños sintetizados.
Caracterización de bibliotecas: Simular las celdas estándar de una biblioteca en distintas condiciones de proceso, tensión y temperatura para extraer modelos de temporización, potencia y ruido.
Recaracterización: Extraer de nuevo los modelos de una biblioteca de la fundición para una nueva tensión, esquina o modelo.
Diseño full-custom: Diseño de circuitos y layout a nivel de transistor, para los bloques que deciden las métricas de un chip.
Netlist manual: Netlist a nivel de puerta que asigna el RTL a celdas a medida, en lugar de pasar por la asignación general de una herramienta de síntesis.
Colocación y enrutado manuales: Son los ingenieros, y no las herramientas, quienes deciden las posiciones de las celdas y el cableado de los bloques clave.
Árbol de reloj a medida: Distribución de reloj diseñada en torno a la estructura de un pipeline o una matriz regular, en lugar de generarse mediante la síntesis de árbol de reloj de una herramienta.
Diseño para testabilidad (DFT): Estructuras que se añaden a un chip para que pueda probarse cada unidad fabricada.
ATPG: Generación automática de patrones de prueba, el software que crea los patrones que se usan en las pruebas de producción.
BIST: Autoprueba integrada, la circuitería que permite a un bloque, normalmente una memoria, probarse a sí mismo.
Diseño físico: Convertir una netlist en un layout mediante el floorplan, la colocación, el árbol de reloj y el enrutado.
Sign-off: Las comprobaciones finales de temporización, potencia y reglas físicas antes de entregar un diseño.
GDSII: El formato de archivo en el que se entrega a la fundición un layout terminado.
Tape-out: Entrega de un diseño terminado a la fundición para su fabricación.
Oblea multiproyecto (MPW): Fabricación compartida en la que varios diseños se reparten un mismo juego de máscaras y su costo.
Juego de máscaras: Las fotomáscaras que definen el patrón de cada capa de un diseño sobre la oblea. Un juego completo de máscaras se fabrica para un solo diseño.
Prueba en oblea: Prueba de cada dado de una oblea antes de cortarla, también llamada chip probing (CP).
Prueba final: Prueba de los componentes encapsulados frente a la especificación (FT).
Rendimiento de fabricación: Proporción de dados o componentes fabricados que superan las pruebas.
NPU: Unidad de procesamiento neuronal, un acelerador para la aritmética de las redes neuronales.
SRAM: RAM estática, la memoria rápida integrada en el propio chip.
HBM: Memoria de gran ancho de banda, DRAM apilada que se coloca junto a un procesador en el mismo encapsulado.
Chiplet: Uno de los varios dados que se combinan en un encapsulado para funcionar como un solo chip.
Interposer: Capa de silicio o de material orgánico que conecta los chiplets y la memoria dentro de un encapsulado.