- Chips de IA full-customDesign full-custom para chips de inferência e treino de IA, de grandes modelos, de edge AI e de visão
- Chips de IA à medidaAceleradores de IA de aplicação específica, da arquitetura ao tape-out
- Sistemas de edge AIMódulos de computação e sistemas construídos em torno de chips de IA
- Design full-customDesign ao nível do transístor para blocos críticos de caminho de dados
- Caracterização de bibliotecasCaracterização e recaracterização de bibliotecas de células-padrão, incluindo tensão ultrabaixa
- Netlists manuaisNetlists à medida ao nível de portas, concebidas com células à medida e posicionamento manual
- Árvores de relógio à medidaDistribuição de relógio concebida para pipelines e matrizes regulares
- Posicionamento e encaminhamento manuaisPosicionamento manual, árvores de relógio à medida e encosto de blocos
- Bibliotecas de células-padrãoCélulas otimizadas para consumo, desempenho e área
- Design de ASICArquitetura, RTL, verificação, DFT e design físico
- Produção e cadeia de abastecimentoWafers, teste, encapsulamento e logística num único plano
- Modelos de colaboraçãoSpec-in, netlist-in, GDS-in ou transferência de produção
- Metodologia full-customQuando compensa o design ao nível do transístor, e as nove etapas do método
- Nós de processoOs nós FinFET do nosso historial de design
- Metodologia de designComo um design passa da especificação ao silício
- GlossárioTermos de design de chips em linguagem simples