- Full-custom AI-chipsFull-custom-design til chips til AI-inferens, træning, store modeller, edge og vision
- Skræddersyede AI-chipsApplikationsspecifikke AI-acceleratorer fra arkitektur til tape-out
- Edge-AI-systemerBeregningsmoduler og systemer bygget op om AI-chips
- Full-custom-designDesign på transistorniveau til kritiske datavejsblokke
- BibliotekskarakteriseringKarakterisering og genkarakterisering af standardcellebiblioteker, herunder ultralav spænding
- Håndlavede netlisterSkræddersyede netlister på gateniveau, designet med skræddersyede celler og håndplacering
- Skræddersyede clock treesClockfordeling designet til pipelines og regelmæssige arrays
- Manuel placering og routingHåndplacering, skræddersyede clock trees og placering kant mod kant
- StandardcellebibliotekerCeller optimeret til effekt, ydeevne og areal
- ASIC-designArkitektur, RTL, verifikation, DFT og fysisk design
- Produktion og forsyningskædeWafere, test, kapsling og logistik i én samlet plan
- SamarbejdsmodellerSpec-in, Netlist-in, GDS-in eller produktionsoverførsel
- Full-custom-metodikHvornår design på transistorniveau er det værd, og metodens ni faser
- ProcesnoderDe FinFET-noder, vi har designet på
- DesignmetodikSådan går et design fra specifikation til chip
- OrdlisteChipdesignbegreber forklaret på almindeligt dansk