Designydelser
Skræddersyet clock tree-design.
Chipchain kan designe skræddersyede clock trees og kan tilpasse denne ydelse til dit projekt. Vi designer clockfordelingen ud fra strukturen i pipelines og regelmæssige arrays, så clockeffekt, skew og timing optimeres samlet.
- Omfatter
- Clockstruktur, clockbuffere, clockrouting samt budgetter for skew og jitter
- Bedst til
- Dataveje med pipeline, MAC-arrays og beregningsblokke med mange kerner
- Kan kombineres med
- Skræddersyede celler, multibit-registre, håndlavede netlister og manuel placering og routing
- Verifikation
- Analyse af skew og jitter, statisk timinganalyse og analyse af clockeffekt
Det gør et skræddersyet clock tree
Clock og datavej designet sammen.
Struktur
Clockstammer og -grene planlagt omkring pipelinen og arrayet, så de passer til placeringen.
Lavere clockeffekt
Multibit-registre deler én clockpin og dens interne clockinvertere på tværs af flere bit, så træet driver færre sinks: lavere clockbelastning og skifteeffekt.
Skew og jitter
Symmetrisk routing over en regelmæssig struktur styrer clock-skew, og en kort, afstemt bufferkæde begrænser den jitter, træet tilføjer.
Balance mellem setup og hold
Clocken føres i samme retning som dataflowet, så setup- og hold-stier balanceres.
Flerfasede clocks
Et latch-baseret design kan bruge trefasede clocks uden overlap: latches tillader time borrowing mellem trin, og fraværet af overlap gør det lettere at overholde hold-tiden.
Integration med automatiserede flow
En skræddersyet blok giver topniveauet sit clockinterface og sine modeller, mens topniveauet beholder værktøjsbaseret clock tree-syntese.
Clock tree-flowet
Seks trin, fra clockkrav til sign-off.
Krav
Frekvens, spænding, budgetter for skew og jitter samt målet for clockeffekt.
Struktur
Clockstruktur og sekventielle celler vælges, og stammer og grene planlægges.
Buffere og routing
Clockbuffere placeres, og clockrouting gennemføres efter regler.
Ekstraktion og simulering
Parasitisk ekstraktion og simulering af skew, jitter og clockeffekt.
Timinganalyse
Statisk timinganalyse på tværs af hjørner, med iteration.
Sign-off og integration
Clockinterface og modeller leveres til topniveauet, og sign-off gennemføres.
Spørgsmål om skræddersyede clock trees
Hvordan adskiller et skræddersyet clock tree sig fra et værktøjsgenereret?
Clock tree-syntese (CTS) i et værktøj passer til uregelmæssig logik som kontrollogik og grænseflader. Et skræddersyet clock tree designes ud fra strukturen i en pipeline eller et regelmæssigt array, for en bedre balance mellem effekt, skew og timing.
Hvilke blokke passer til et skræddersyet clock tree?
Blokke med mange registre, en regelmæssig struktur og høj skifteaktivitet, såsom dataveje med pipeline og MAC-arrays. Jo flere registre, jo større gevinst.
Kan det kombineres med et automatiseret flow?
Ja. En skræddersyet blok giver topniveauet sit clockinterface og sine modeller, og topniveauet beholder værktøjsbaseret clock tree-syntese.
Kan I designe et skræddersyet clock tree til vores projekt?
Ja. Vi kan påtage os det alene eller sammen med håndlavede netlister og manuel placering og routing.
Relaterede sider
Har du brug for et skræddersyet clock tree?
Send blokkens struktur, målfrekvens, målproces og mål for clockeffekt, så vender vi tilbage.