ตั้งแต่ข้อกำหนดจนถึงชิปที่ผลิตจริง

• การออกแบบฟูลคัสตอม

  การออกแบบระดับทรานซิสเตอร์สำหรับบล็อกเส้นทางข้อมูลวิกฤต

• การวัดคุณลักษณะไลบรารี

  การวัดคุณลักษณะไลบรารีเซลล์มาตรฐานและการวัดคุณลักษณะใหม่ รวมถึงแรงดันต่ำมาก

• เน็ตลิสต์ที่จัดทำด้วยมือ

  เน็ตลิสต์ระดับเกตออกแบบเฉพาะ ที่ออกแบบร่วมกับเซลล์ออกแบบเฉพาะและการวางเซลล์ด้วยมือ

• โครงข่ายสัญญาณนาฬิกาออกแบบเฉพาะ

  การกระจายสัญญาณนาฬิกาที่ออกแบบสำหรับไปป์ไลน์และอาร์เรย์ที่เป็นระเบียบ

• การวางเซลล์และเดินสายด้วยมือ

  การวางเซลล์ด้วยมือ โครงข่ายสัญญาณนาฬิกาออกแบบเฉพาะ และการวางชิดกัน

• ไลบรารีเซลล์มาตรฐาน

  เซลล์ที่ปรับให้เหมาะด้านพลังงาน สมรรถนะ และพื้นที่

• การออกแบบ ASIC

  สถาปัตยกรรม RTL การทวนสอบ DFT และการออกแบบเชิงกายภาพ

• การผลิตและห่วงโซ่อุปทาน

  เวเฟอร์ การทดสอบ การประกอบ และโลจิสติกส์ ภายใต้แผนเดียว

• รูปแบบความร่วมมือ

  Spec-in, Netlist-in, GDS-in หรือการโอนย้ายการผลิต

• Spec-inคุณแจ้งความต้องการ เราส่งมอบชิปที่ผลิตจริงChipchainข้อกำหนด RTL การทวนสอบ การออกแบบเชิงกายภาพ เทปเอาต์ และการผลิต
• Netlist-inคุณส่งมอบเน็ตลิสต์ที่ผ่านการทวนสอบแล้ว เราปิดงานออกแบบและนำไปผลิตChipchainการทวนสอบ การออกแบบเชิงกายภาพ เทปเอาต์ และการผลิต
• GDS-inคุณส่งมอบเลย์เอาต์ที่ผ่านการตรวจรับรองแล้ว เราเทปเอาต์และดำเนินการผลิตChipchainเทปเอาต์และการผลิต
• การโอนย้ายการผลิตชิปที่มีอยู่แล้วย้ายมาให้เราบริหารการผลิตChipchainการผลิต

Chipchainทีมของคุณ