เกี่ยวกับเรา
ผู้บริหาร
Chipchain บริหารงานจากเซินเจิ้นมาตั้งแต่ก่อตั้งบริษัทที่นั่นในปี 2018
- ชิป AI แบบฟูลคัสตอมการออกแบบฟูลคัสตอมสำหรับชิปอนุมาน AI ชิปฝึก ชิปโมเดลขนาดใหญ่ ชิป Edge และชิปด้านการมองเห็น
- ชิป AI ออกแบบเฉพาะตัวเร่งการประมวลผล AI เฉพาะทาง ตั้งแต่สถาปัตยกรรมจนถึงเทปเอาต์
- ระบบ Edge AIโมดูลประมวลผลและระบบที่สร้างขึ้นโดยมีชิป AI เป็นแกนหลัก
- การออกแบบฟูลคัสตอมการออกแบบระดับทรานซิสเตอร์สำหรับบล็อกเส้นทางข้อมูลวิกฤต
- การวัดคุณลักษณะไลบรารีการวัดคุณลักษณะไลบรารีเซลล์มาตรฐานและการวัดคุณลักษณะใหม่ รวมถึงแรงดันต่ำมาก
- เน็ตลิสต์ที่จัดทำด้วยมือเน็ตลิสต์ระดับเกตออกแบบเฉพาะ ที่ออกแบบร่วมกับเซลล์ออกแบบเฉพาะและการวางเซลล์ด้วยมือ
- โครงข่ายสัญญาณนาฬิกาออกแบบเฉพาะการกระจายสัญญาณนาฬิกาที่ออกแบบสำหรับไปป์ไลน์และอาร์เรย์ที่เป็นระเบียบ
- การวางเซลล์และเดินสายด้วยมือการวางเซลล์ด้วยมือ โครงข่ายสัญญาณนาฬิกาออกแบบเฉพาะ และการวางชิดกัน
- ไลบรารีเซลล์มาตรฐานเซลล์ที่ปรับให้เหมาะด้านพลังงาน สมรรถนะ และพื้นที่
- การออกแบบ ASICสถาปัตยกรรม RTL การทวนสอบ DFT และการออกแบบเชิงกายภาพ
- การผลิตและห่วงโซ่อุปทานเวเฟอร์ การทดสอบ การประกอบ และโลจิสติกส์ ภายใต้แผนเดียว
- รูปแบบความร่วมมือSpec-in, Netlist-in, GDS-in หรือการโอนย้ายการผลิต
- ระเบียบวิธีฟูลคัสตอมเมื่อใดการออกแบบระดับทรานซิสเตอร์จึงคุ้มค่า และเก้าขั้นตอนของระเบียบวิธี
- โหนดกระบวนการผลิตโหนด FinFET ที่เราเคยใช้ในงานออกแบบ
- ระเบียบวิธีการออกแบบเส้นทางของงานออกแบบตั้งแต่ข้อกำหนดจนถึงชิป
- อภิธานศัพท์คำอธิบายคำศัพท์ด้านการออกแบบชิปด้วยภาษาที่เข้าใจง่าย