เทคโนโลยี
การออกแบบ FinFET ตั้งแต่ 16 nm ถึง 6 nm
ลูกค้าบัญชีตรงของ TSMC เทปเอาต์สองครั้งบน 16 nm ซึ่งรวมถึงการเทปเอาต์ด้วยชุดมาสก์เต็มชุด ชุดเครื่องมือออกแบบที่ 12 nm ได้รับอนุญาตสำหรับ 7 nm และการออกแบบชิป AI แบบฟูลคัสตอมที่ 6 nm ให้แก่ลูกค้าชั้นนำด้าน AI รายหนึ่ง
ในหมวดนี้
ระเบียบวิธีฟูลคัสตอม
เมื่อใดการออกแบบระดับทรานซิสเตอร์จึงคุ้มค่า และเก้าขั้นตอนของระเบียบวิธี
โหนดกระบวนการผลิต
โหนด FinFET ที่เราเคยใช้ในงานออกแบบ
ระเบียบวิธีการออกแบบ
เส้นทางของงานออกแบบตั้งแต่ข้อกำหนดจนถึงชิป
อภิธานศัพท์
คำอธิบายคำศัพท์ด้านการออกแบบชิปด้วยภาษาที่เข้าใจง่าย
ต้องการรายละเอียดเบื้องหลังการตัดสินใจด้านการออกแบบหรือไม่
ส่งคำถามด้านวิศวกรรมมาให้เรา แล้วเราจะตอบกลับ