Chipchain thực hiện tape-out của 16nm FinFET MPW Cybershuttle

Từ khi nhận được tài liệu kỹ thuật PDK của quy trình 16nm từ TSMC, đội ngũ R&D của Chipchain đã mất khoảng 4 tháng để không ngừng tối ưu hóa và cuối cùng hoàn thành việc xác minh thiết kế. Vào ngày 6 tháng 11, họ chính thức nộp dữ liệu GDS cho TSMC để tiến hành gia công trên nền tảng MPW Shuttle 16nm.

Dịch vụ MPW là quá trình tích hợp nhiều bản sao thiết kế mạch tích hợp có cùng quy trình công nghệ trên một tấm wafer để gia công. Mỗi loại thiết kế sẽ nhận được hàng chục mẫu chip để phục vụ cho giai đoạn thử nghiệm và xác minh sản phẩm. Chi phí gia công MPW được chia đều cho tất cả các dự án tham gia theo diện tích chiếm dụng của mỗi thiết kế, giúp giảm đáng kể chi phí trong giai đoạn nghiên cứu và phát triển mạch tích hợp. Dịch vụ này của TSMC đã cung cấp cho các kỹ sư R&D của Chipchain một môi trường tương đối thoải mái để thực hiện những thử nghiệm táo bạo, qua đó thúc đẩy mạnh mẽ sự đổi mới trong thiết kế nghiên cứu.

Sau
Trước